集成電路芯片，簡稱為IC；說白了，便是把一定總數(shù)的常見電子元器件，如電阻器、電容器、晶體三極管等，及其這種元器件中間的聯(lián)線，根據(jù)半導(dǎo)體材料加工工藝集成化在一起的具備特殊作用的電源電路。

集成電路芯片早已在各個(gè)領(lǐng)域中充分發(fā)揮著十分關(guān)鍵的功效，是當(dāng)代信息社會的根基。集成電路芯片的含意，早已遠(yuǎn)遠(yuǎn)地超出了其剛問世時(shí)的界定范疇，但其關(guān)鍵的一部分，依然沒有更改，那便是“集成化”，其所衍化出去的各種各樣課程，多路數(shù)字電壓表，大多數(shù)是緊緊圍繞著“集成化哪些”、“怎樣集成化”、“如何處理集成化產(chǎn)生的利與弊”這三個(gè)難題來進(jìn)行的。

隨著Internet的普及，遠(yuǎn)程教育在我國已有了很大的發(fā)展，尤其是CAI課件以及一些教學(xué)交互的軟件的研究已有相當(dāng)?shù)某潭取Ｈ欢h(yuǎn)程實(shí)驗(yàn)的發(fā)展卻大大落后，這是由于不同領(lǐng)域?qū)嶒?yàn)的遠(yuǎn)程化需要研究不同的實(shí)現(xiàn)方法。 在本文中首先闡述了一種高校電子信息類**數(shù)字邏輯以及現(xiàn)代可編程器件(FPGA/CPLD)等課程的遠(yuǎn)程實(shí)驗(yàn)系統(tǒng)，在這個(gè)系統(tǒng)中使用遠(yuǎn)程測試(數(shù)字IC測試)來實(shí)現(xiàn)實(shí)實(shí)在在的硬件實(shí)驗(yàn)，數(shù)字電壓，使得這個(gè)系統(tǒng)不同于純軟件的。 

接著敘述了該實(shí)驗(yàn)系統(tǒng)中虛擬實(shí)驗(yàn)環(huán)境軟件和實(shí)驗(yàn)服務(wù)提供端的數(shù)字IC測試系統(tǒng)的設(shè)計(jì)。虛擬實(shí)驗(yàn)環(huán)境軟件提供一個(gè)可靈活配置、形象直觀的實(shí)驗(yàn)界面，這個(gè)界面為使用者提供了實(shí)驗(yàn)的感性認(rèn)識。數(shù)字IC測試系統(tǒng)完成實(shí)際實(shí)驗(yàn):提供激勵(lì)并測試響應(yīng)。本文敘述的數(shù)字IC測試系統(tǒng)可對多達(dá)96通道的可編程器件進(jìn)行實(shí)驗(yàn)，另外它還作為面向維修的測試儀器，具有在線測試、連線測試、V-I測試、施加上拉電阻、調(diào)節(jié)門檻比較電平等功能。

4.時(shí)鐘樹生成(CTS Clock tree synthesis) 。

芯片中的時(shí)鐘網(wǎng)絡(luò)要驅(qū)動(dòng)電路中所有的時(shí)序單元，所以時(shí)鐘源端門單元帶載很多，其負(fù)載很大并且不平衡，需要插入緩沖器減小負(fù)載和平衡。時(shí)鐘網(wǎng)絡(luò)及其上的緩沖器構(gòu)成了時(shí)鐘樹。一般要反復(fù)幾次才可以做出一個(gè)比較理想的時(shí)鐘樹。---Clock skew.

5. STA 靜態(tài)時(shí)序分析和后。

時(shí)鐘樹插入后，每個(gè)單元的位置都確定下來了，工具可以提出GlobalRoute形式的連線寄生參數(shù)，此時(shí)對參數(shù)的提取就比較準(zhǔn)確了。SE把.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析。確認(rèn)沒有時(shí)序違規(guī)后，將這來兩個(gè)文件傳遞給前端人員做后。對Astro 而言，在detail routing 之后，

用starRC XT 參數(shù)提取，生成的E.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析，那將會更準(zhǔn)確。

6. ECO(Engineering Change Order)。

針對靜態(tài)時(shí)序分析和后中出現(xiàn)的問題，對電路和單元布局進(jìn)行小范圍的改動(dòng).

7. Filler的插入(pad fliier， cell filler)。

Filler指的是標(biāo)準(zhǔn)單元庫和I/O Pad庫中定義的與邏輯無關(guān)的填充物，用來填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/O Pad和I/O Pad之間的間隙，它主要是把擴(kuò)散層連接起來，滿足DRC規(guī)則和設(shè)計(jì)需要。

8. 布線(Routing)。

Global route-- Track assign --Detail routing--Routing optimization布線是指在滿足工藝規(guī)則和布線層數(shù)限制、線寬、線間距限制和各線網(wǎng)可靠絕緣的電性能約束的條件下，基于單片機(jī)的數(shù)字電壓表課程設(shè)計(jì)，根據(jù)電路的連接關(guān)系將各單元和I/OPad用互連線連接起來，這些是在時(shí)序驅(qū)動(dòng)(Timing driven )的條件下進(jìn)行的，保證關(guān)鍵時(shí)序路徑上的連線長度能夠。--Timing report clear