由于當今集成電路設計行業(yè)各個階段的相對獨立性，同時芯片設計與芯片制造過程分離的產(chǎn)業(yè)形式，導致攻擊者可能在芯片設計與制造環(huán)節(jié)中，將帶有特定惡意功能的“硬件木馬”電路植入到芯片內(nèi)部的硬件電路中。然而，集成電路芯片早已廣泛應用于國民經(jīng)濟的各個領域，一旦遭受“硬件木馬”攻擊，必給社會各方面帶來嚴重后果。 

首先根據(jù)AES算法原理，設計并優(yōu)化了一個128位的AES加密電路，車載數(shù)字，并將其作為原始參考設計，在其中實現(xiàn)各種不同類型的硬件木馬，然后從以下三個相對獨立的方向著手來探索數(shù)字IC設計領域中硬件木馬的特性與檢測方法：FPGA設計流程，車載數(shù)字電視盒 拆，首先在片上實現(xiàn)我們的原始AES加密設計以及植入有木馬的AES設計，然后利用Nios II軟核處理器搭建測試平臺，來進行AES模塊的測試以及其中硬件木馬的檢測；ASIC設計流程，通過完成原始AES加密模塊和植入有木馬的AES設計的后端實現(xiàn)并比較例如時鐘樹結構之類的指紋信息、旁路信息，探索數(shù)字ASIC設計中檢測硬件木馬的潛在方法；電路的概率簽名理論，首先簡要介紹這一理論的數(shù)學原理，然后嘗試運用其來分析我們的AES設計中某一功能模塊的等價性。

對于當今所有的IC設計，DC Ultra 是可以利用的的綜合平臺。它擴展了DC Expert的功能，包括許多的綜合優(yōu)化算法，讓關鍵路徑的分析和優(yōu)化在的時間內(nèi)完成。在其中集成的Module Compiler數(shù)據(jù)通路綜合技術， DC Ultra利用同樣的VHDL/Verilog流程，能夠創(chuàng)造處又快又小的電路。

DFT Compiler

DFT Compiler提供的“一遍測試綜合”技術和方案。它和Design Compiler 、Physical Compiler系列產(chǎn)品集成在一起的，包含功能強大的掃描式可測性設計分析、綜合和驗證技術。DFT Compiler可以使設計者在設計流程的前期，很快而且方便的實現(xiàn)高質(zhì)量的測試分析，確保時序要求和測試覆蓋率要求同時得到滿足。DFT Compiler同時支持RTL級、門級的掃描測試設計規(guī)則的檢查，車載數(shù)字音頻解析，以及給予約束的掃描鏈插入和優(yōu)化，同時進行失效覆蓋的分析。

Power Compiler

Power Compiler?提供簡便的功耗優(yōu)化能力，車載數(shù)字計數(shù)器，能夠自動將設計的功耗化，提供綜合前的功耗預估能力，讓設計者可以更好的規(guī)劃功耗分布，在短時間內(nèi)完成低功耗設計。Power Compiler嵌入Design Compiler/Physical Compiler之上，是業(yè)界可以同時優(yōu)化時序、功耗和面積的綜合工具。

FPGA Compiler II

FPGA Compiler II是一個專用于快速開發(fā)高品質(zhì)FPGA產(chǎn)品的邏輯綜合工具，可以根據(jù)設計者的約束條件，針對特定的FPGA結構（物理結構）在性能與面積方面對設計進行優(yōu)化，自動地完成電路的邏輯實現(xiàn)過程，從而大大降低了FPGA設計的復雜度。

集成電路(IC)被生產(chǎn)出來以后要進行測試。IC測試貫穿在IC設計、制造、封裝及應用的全過程，被認為是IC產(chǎn)業(yè)的4個分支(設計、制造、封裝與測試)中一個極為重要的組成部分，它已經(jīng)成為IC產(chǎn)業(yè)發(fā)展中的一個瓶頸。有人預計，到2012年，可能會有多達48%的好芯片不能通過測試，IC測試所需的費用將在IC設計、制造、封裝和測試的總費用中占80%～90%的比例。 工業(yè)界常采用電壓測試和穩(wěn)態(tài)電流(I_(DDQ))測試來測試數(shù)字CMOS IC。

電壓測試包括邏輯測試和時延測試兩方面的測試內(nèi)容，前者驗證IC的功能是否正確，后者驗證IC的時間特性是否正確。電壓測試方法可以檢測出大量的物理缺陷，而且比較簡單，速度較快。但是，由于電壓測試所使用的故障模型存在局限性，而且測試常常不能全速進行，因此一般來說，電壓測試只善于驗證電路的功能。與電壓測試相比，(I_(DDQ))測試更善于檢測由于生產(chǎn)過程中的細微偏差而導致的一些“小”缺陷，它的優(yōu)點是能大幅度地降低測試數(shù)字CMOS IC的費用，提高它們的可靠性。但是，(I_(DDQ))測試除不能檢測那些不導致(I_(DDQ))增加的缺陷或故障(如串擾故障)之外，還受到深亞微米技術的挑戰(zhàn)。

 瞬態(tài)電流(I_(DDT))測試是一種從供電回路，通過觀察被測電路所吸取的瞬間動態(tài)電流來檢測故障的一種方法，被認為可以檢測出一些經(jīng)電壓測試和(I_(DDQ))測試所不能檢測的故障。這種方法作為傳統(tǒng)的電壓測試和(I_(DDQ))測試方法的一個補充，正逐漸受到研究領域和工業(yè)界的關注。 (I_(DDT))測試研究雖然進行了近10年的時間，但目前仍處在初級階段，所面臨的問題很多，離實際應用還有相當一段距離。本研究采用基于積分的平均電流分析法來研究(I_(DDT))測試，進行了一些有益的探索性工作。