數(shù)字ic后端設計（二)

4.時鐘樹生成(CTS Clock tree synthesis) 。

芯片中的時鐘網(wǎng)絡要驅動電路中所有的時序單元，所以時鐘源端門單元帶載很多，其負載很大并且不平衡，需要插入緩沖器減小負載和平衡。時鐘網(wǎng)絡及其上的緩沖器構成了時鐘樹。一般要反復幾次才可以做出一個比較理想的時鐘樹。---Clock skew.

5. STA 靜態(tài)時序分析和后。

時鐘樹插入后，每個單元的位置都確定下來了，工具可以提出GlobalRoute形式的連線寄生參數(shù)，此時對參數(shù)的提取就比較準確了。SE把.V和.SDF文件傳遞給PrimeTime做靜態(tài)時序分析。芯片組的識別也非常容易，以Intel440BX芯片組為例，它的北橋芯片是Intel82443BX芯片，通常在主板上靠近CPU插槽的位置，由于芯片的發(fā)熱量較高，在這塊芯片上裝有散熱片。確認沒有時序違規(guī)后，將這來兩個文件傳遞給前端人員做后。對Astro 而言，在detail routing 之后，

用starRC XT 參數(shù)提取，生成的E.V和.SDF文件傳遞給PrimeTime做靜態(tài)時序分析，那將會更準確。

6. ECO(Engineering Change Order)。

針對靜態(tài)時序分析和后中出現(xiàn)的問題，對電路和單元布局進行小范圍的改動.

7. Filler的插入(pad fliier, cell filler)。

Filler指的是標準單元庫和I/O Pad庫中定義的與邏輯無關的填充物，用來填充標準單元和標準單元之間，I/O Pad和I/O Pad之間的間隙，它主要是把擴散層連接起來，滿足DRC規(guī)則和設計需要。

8. 布線(Routing)。

Global route-- Track assign --Detail routing--Routing optimization布線是指在滿足工藝規(guī)則和布線層數(shù)限制、線寬、線間距限制和各線網(wǎng)可靠絕緣的電性能約束的條件下，根據(jù)電路的連接關系將各單元和I/OPad用互連線連接起來，這些是在時序驅動(Timing driven )的條件下進行的，保證關鍵時序路徑上的連線長度能夠。現(xiàn)將目前較為流行的測試方法加以簡單歸類和闡述，力求達到拋磚引玉的作用。--Timing report clear

數(shù)字IC應用驗證方真技術研究

應用驗證是指導IC元器件在系統(tǒng)中的可靠應用的關鍵,重點要關注應用系統(tǒng)對器件接口信號的影響,因此無論是采用純軟件還是軟硬件協(xié)同的方式進行應用驗證都需要先完成應用系統(tǒng)的PCB工作。本文提出的應用驗證技術方案以基IBIS模型在多個平臺進行PCB SI(Signal Integrity)的方式提取出所需的數(shù)據(jù),實現(xiàn)對系統(tǒng)應用環(huán)境的模擬;在此基礎上通過軟件和軟硬件協(xié)同兩種方法來實現(xiàn)數(shù)字IC器件的應用驗證。某些射頻IC在電路板的布局也必須考慮在內(nèi)，而這些是數(shù)字IC設計所不用考慮的。為保證應用驗證的順利進行,對方案中涉及到的IBIS建模、PCB SI和S參數(shù)的提取及等技術進行了研究。

提出的應用驗證技術方案的指導下,以SRAM的應用驗證為例進行了相關的技術探索。首先對IBIS模型建模技術進行了深入研究,并完成了SRAM以及80C32等相關IC器件的IBIS模型建模工作;接著基于IBIS模型進行PCB SI,模擬了SRAM的板級應用環(huán)境并提取了應用驗證所需的數(shù)據(jù);后分別對適用于SRAM的軟件平臺和軟硬件協(xié)同平臺進行了相關設計,并完成了SRAM的應用驗證。gcf約束文件以及定義電源Pad的DEF（DesignExchangeFormat）文件。通過對SRAM的應用驗證,證明了本文所提出的應用驗證技術方案的可行性。

數(shù)字系統(tǒng)實時驗證

在利用MP3C硬件平臺的基礎上搭建驗證平臺來實現(xiàn)對數(shù)字系統(tǒng)的驗證,根據(jù)該系統(tǒng)的特點,完成了軟硬件驗證平臺的構建和軟件的配置。該驗證系統(tǒng)主要是由APTIX MP3C系統(tǒng)、Spartan-IIE FPGA和相應的EDA軟件等組成。 主要對驗證的整體方案以及系統(tǒng)各個模塊的功能和實現(xiàn)進行了深入的分析。uRegion(III)被稱為磨耗期（Wear-Outperiod）在這個階段failurerate會快速升高，失效的原因就是產(chǎn)品的長期使用所造成的老化等。介紹了IC設計的流程和IC驗證的重要性;并對MP3C的FPCB和FPIC等模塊以及Spartan-IIE開發(fā)板的FPGA、I/O和接口等模塊的性能和使用方法進行了詳細說明。

然后提出了以MP3C為核心的快速數(shù)字系統(tǒng)驗證的硬件平臺實現(xiàn)方法,其中激勵產(chǎn)生和數(shù)據(jù)采集觀察是通過在一塊評估板中來實現(xiàn);在EXPLORER軟件中完成整個系統(tǒng)的搭建、FPGA的布局布線和FPCB的編譯。并且根據(jù)這一方法實現(xiàn)了對復雜數(shù)字系統(tǒng)FFT進行驗證,后得出了正確的結果,證明這一方法是切實有效的。對于當今所有的IC設計，DCUltra是可以利用的的綜合平臺。此方法能縮短IC開發(fā)周期,提高IC驗證的效率,對將來IC發(fā)展來說很具有實際意義。