數(shù)字IC前端后端的區(qū)別？

數(shù)字字IC就是傳遞、加工、處理數(shù)字信號的IC，是近年來應用廣、發(fā)展快的IC品種，可分為通用數(shù)字IC和專用數(shù)字IC。

數(shù)字前端以設計架構為起點，以生成可以布局布線的網(wǎng)表為終點；是用設計的電路實現(xiàn)想法；電路中三極管的作用和工作區(qū)域不同數(shù)電：三極管作為開關使用且工作在截至和飽和區(qū)。主要包括：基本的RTL編程和，前端設計還可以包括IC系統(tǒng)設計、驗證(verification)、綜合、STA、邏輯等值驗證 (equivalence check)。其中IC系統(tǒng)設計難掌握，它需要多年的IC設計經(jīng)驗和熟悉那個應用領域，就像軟件行業(yè)的系統(tǒng)架構設計一樣，而RTL編程和軟件編程相當。

數(shù)字后端以布局布線為起點，以生成可以可以送交foundry進行流片的GDS2文件為終點；這種損害是個逐漸積累的過程，當這種“凹凸不平”多到一定程度的時候，就會造成IC內部導線的斷路與短路，而終使得IC報廢。是將設計的電路制造出來，在工藝上實現(xiàn)想法。主要包括：后端設計簡單說是P&R，像芯片封裝和管腳設計，floorplan，電源布線和功率驗證，線間干擾的預防和修 正，時序收斂，自動布局布線、STA，DRC，LVS等，要求掌握和熟悉多種EDA工具以及IC生產(chǎn)廠家的具體要求。

數(shù)字IC設計流程

1、需求分析與規(guī)格制定

對市場調研，弄清需要什么樣功能的芯片。

芯片規(guī)格，也就像功能列表一樣，是客戶向芯片設計公司提出的設計要求，包括芯片需要達到的具體功能和性能方面的要求。

　　2、架構設計與算法設計

根據(jù)客戶提出的規(guī)格要求，對一些功能進行算法設計，拿出設計解決方案和具體實現(xiàn)架構，劃分模塊功能。

      3、HDL編碼

　　使用硬件描述語言（VHDL，Verilog HDL）分模塊以代碼來描述實現(xiàn)，RTL coding，linux環(huán)境下一般用Gvim作為代碼編輯器。

　　4、功能

驗證就是檢驗編碼設計的正確性。不符合規(guī)格要重新設計和編碼。設計和驗證是反復迭代的過程，直到驗證結果顯示完全符合規(guī)格標準。該部分稱為前。

　　5、邏輯綜合――Design Compiler

　　驗證通過，進行邏輯綜合。邏輯綜合就是把HDL代碼翻譯成門級網(wǎng)表netlist。

綜合需要設定約束條件，就是你希望綜合出來的電路在面積，時序等目標參數(shù)上達到的標準。邏輯綜合需要基于特定的綜合庫，不同的庫中，門電路基本標準單元（standard cell）的面積，時序參數(shù)是不一樣的。所以，綜合庫不一樣，綜合出來的電路在時序，面積上是有差異的。其中IC系統(tǒng)設計難掌握，它需要多年的IC設計經(jīng)驗和熟悉那個應用領域，就像軟件行業(yè)的系統(tǒng)架構設計一樣，而RTL編程和軟件編程相當。一般來說，綜合完成后需要再次做驗證（這個也稱為后）

邏輯綜合工具：Synopsys的Design Compiler，工具選擇上面的三種工具均可。

　　6、靜態(tài)時序分析——STA

Static Timing Analysis（STA），靜態(tài)時序分析，驗證范疇，它主要是在時序上對電路進行驗證，檢查電路是否存在建立時間（setup time）和保持時間（hold time）的違例（violation）。這個是數(shù)字電路基礎知識，一個寄存器出現(xiàn)這兩個時序違例時，是沒有辦法正確采樣數(shù)據(jù)和輸出數(shù)據(jù)的，所以以寄存器為基礎的數(shù)字芯片功能肯定會出現(xiàn)問題。虛接口的定義：virtualinterface_typevariable。

數(shù)字IC設計工程師要具備哪些技能

學習“數(shù)字集成電路基礎”是一切的開始，可以說是進入數(shù)字集成電路門檻的步。CMOS制造工藝是我們了解芯片的節(jié)課，從生產(chǎn)過程（宏觀）學習芯片是怎么來的，這一步，可以激發(fā)學習的興趣，產(chǎn)生學習的動力。

接下來，從微觀角度來學習半導體器件物理，了解二極管的工作原理。進而學習場效應管的工作原理，這將是我們搭電路的積木。

導線是什么？這是一個有趣的話題，電阻、電容、電感的相互作用，產(chǎn)生和干擾，也是數(shù)字電路要解決的重要問題。

門電路是半定制數(shù)字集成電路的積木（Stardard Cell），所有的邏輯都將通過它們的實現(xiàn)。

存儲器及其控制器，本質上屬于數(shù)模混合電路。但由于計算機等復雜系統(tǒng)中存儲器的日新月異，存儲器的控制器由邏輯層（數(shù)字）和物理層（模擬）一起實現(xiàn)。

FPGA是可編程門陣列，就是提前生產(chǎn)好的ASIC芯片，可以改配置文件，來實現(xiàn)不同的功能。常常用于芯片Tapeout前的功能驗證，或者用于基于FPGA的系統(tǒng)產(chǎn)品（非ASIC實現(xiàn)方案，快速推向市場）。

可測試性設計（即Design For Test），通常用來檢測和調試生產(chǎn)過程中的良率問題。封裝和測試是芯片交給客戶的后一步。似乎這些與狹義的數(shù)字電路設計不相關，但這恰恰公司降低成本的秘訣。

后，還需要了解數(shù)字電路與模擬電路的本質區(qū)別，這將會幫助我們融匯貫通所學的知識。

數(shù)字ic設計之綜合介紹

在數(shù)字IC設計流程中，前端設計工程師，根據(jù)SPEC，完成RTL實現(xiàn)之后，有一步非常重要的環(huán)節(jié)，就是綜合，那么什么是綜合呢？

綜合是一種在眾多結構、速度、功能已知的邏輯單元庫的基礎上，以滿足時序、面積、邏輯網(wǎng)絡結構為目標的從寄存器傳輸級（RTL）到門級的映射方案，它將行為級描述，映射成為了要求工藝庫下的，標準門單元電路的拓撲連接。

瑞泰威驅動IC廠家，是國內IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅動IC、存儲IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個型號。