數(shù)字ic后端設(shè)計(jì)（二)

4.時(shí)鐘樹生成(CTS Clock tree synthesis) 。

芯片中的時(shí)鐘網(wǎng)絡(luò)要驅(qū)動(dòng)電路中所有的時(shí)序單元，所以時(shí)鐘源端門單元帶載很多，其負(fù)載很大并且不平衡，需要插入緩沖器減小負(fù)載和平衡。時(shí)鐘網(wǎng)絡(luò)及其上的緩沖器構(gòu)成了時(shí)鐘樹。一般要反復(fù)幾次才可以做出一個(gè)比較理想的時(shí)鐘樹。---Clock skew.

5. STA 靜態(tài)時(shí)序分析和后。

時(shí)鐘樹插入后，每個(gè)單元的位置都確定下來了，工具可以提出GlobalRoute形式的連線寄生參數(shù)，此時(shí)對參數(shù)的提取就比較準(zhǔn)確了。對于CDN的SiliconEnsemble而言后端設(shè)計(jì)所需的數(shù)據(jù)主要有是Foundry廠提供的標(biāo)準(zhǔn)單元、宏單元和I/OPad的庫文件，它包括物理庫、時(shí)序庫及網(wǎng)表庫，分別以。SE把.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析。確認(rèn)沒有時(shí)序違規(guī)后，將這來兩個(gè)文件傳遞給前端人員做后。對Astro 而言，在detail routing 之后，

用starRC XT 參數(shù)提取，生成的E.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析，那將會(huì)更準(zhǔn)確。

6. ECO(Engineering Change Order)。

針對靜態(tài)時(shí)序分析和后中出現(xiàn)的問題，對電路和單元布局進(jìn)行小范圍的改動(dòng).

7. Filler的插入(pad fliier, cell filler)。

Filler指的是標(biāo)準(zhǔn)單元庫和I/O Pad庫中定義的與邏輯無關(guān)的填充物，用來填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/O Pad和I/O Pad之間的間隙，它主要是把擴(kuò)散層連接起來，滿足DRC規(guī)則和設(shè)計(jì)需要。

8. 布線(Routing)。

Global route-- Track assign --Detail routing--Routing optimization布線是指在滿足工藝規(guī)則和布線層數(shù)限制、線寬、線間距限制和各線網(wǎng)可靠絕緣的電性能約束的條件下，根據(jù)電路的連接關(guān)系將各單元和I/OPad用互連線連接起來，這些是在時(shí)序驅(qū)動(dòng)(Timing driven )的條件下進(jìn)行的，保證關(guān)鍵時(shí)序路徑上的連線長度能夠。但由于計(jì)算機(jī)等復(fù)雜系統(tǒng)中存儲(chǔ)器的日新月異，存儲(chǔ)器的控制器由邏輯層（數(shù)字）和物理層（模擬）一起實(shí)現(xiàn)。--Timing report clear

IC產(chǎn)品的質(zhì)量解說

質(zhì)量（Quality）和可靠性（Reliability）在一定程度上可以說是IC 產(chǎn)品的生命，好的品質(zhì)，長久的耐力往往就是一顆IC產(chǎn)品的競爭力所在。罪魁禍?zhǔn)祝篠iOHSiOHMOSFET原理是一個(gè)門極(Gate)靠靜電勢控制底下的導(dǎo)電溝道深度，電勢高形成深溝道電流就大，電勢低溝道消失就不導(dǎo)電了。在做產(chǎn)品驗(yàn)證時(shí)我們往往會(huì)遇到三個(gè)問題，驗(yàn)證什么，如何去驗(yàn)證，哪里去驗(yàn)證，這就是what, how , where 的問題了。解決了這三個(gè)問題，質(zhì)量和可靠性就有了保證，制造商才可以大量地將產(chǎn)品推向市場，客戶才可以放心地使用產(chǎn)品?，F(xiàn)將目前較為流行的測試方法加以簡單歸類和闡述，力求達(dá)到拋磚引玉的作用。

質(zhì)量（Quality） 就是產(chǎn)品性能的測量，它回答了一個(gè)產(chǎn)品是否合乎規(guī)格（SPEC）的要求，是否符合各項(xiàng)性能指標(biāo)的問題；可靠性（Reliability）則是對產(chǎn)品耐久力的測量，它回答了一個(gè)產(chǎn)品生命周期有多長，簡單說，它能用多久的問題。它擴(kuò)展了DCExpert的功能，包括許多的綜合優(yōu)化算法，讓關(guān)鍵路徑的分析和優(yōu)化在的時(shí)間內(nèi)完成。所以說質(zhì)量（Quality）解決的是現(xiàn)階段的問題，可靠性（Reliability）解決的是一段時(shí)間以后的問題。知道了兩者的區(qū)別，我們發(fā)現(xiàn)，Quality 的問題解決方法往往比較直接，設(shè)計(jì)和制造單位在產(chǎn)品生產(chǎn)出來后，通過簡單的測試，就可以知道產(chǎn)品的性能是否達(dá)到SPEC 的要求，這種測試在IC的設(shè)計(jì)和制造單位就可以進(jìn)行。相對而言，Reliability 的問題似乎就變的十分棘手，這個(gè)產(chǎn)品能用多久，who knows? 誰會(huì)能保證今天產(chǎn)品能用，明天就一定能用？為了解決這個(gè)問題，人們制定了各種各樣的標(biāo)準(zhǔn).

數(shù)字IC低功耗物理設(shè)計(jì)

隨著集成電路生產(chǎn)工藝的迅速發(fā)展,功耗作為芯片質(zhì)量的重要衡量標(biāo)準(zhǔn)引起了國內(nèi)外學(xué)者越來越多的重視和研究。常見的失效模式包括塑料從芯片或引腳框上的內(nèi)部分離(脫層)、金線焊接損傷、芯片損傷、和不會(huì)延伸到元件表面的內(nèi)部裂紋等。當(dāng)晶體管的特征尺寸減小到納米級時(shí),其泄露電流的增加、工作頻率的提高和晶體管門數(shù)的攀升極大提高了芯片的功耗。同時(shí),傳統(tǒng)的基于UPF(Unified Power Format)的低功耗設(shè)計(jì)流程存在著效率低、可修復(fù)性差等缺點(diǎn)。針對以上問題,以14 nm工藝下數(shù)字芯片fch_sata_t模塊為例,簡要介紹了全新的基于CUPF(Ctant UPF)的低功耗物理設(shè)計(jì)流程,利用門控電源和多電源電壓等技術(shù)對芯片進(jìn)行低功耗設(shè)計(jì)。終,通過Synopsys旗下PrimetimePX提供功耗分析結(jié)果,證明了芯片功耗滿足設(shè)計(jì)要求。

深圳瑞泰威科技有限公司是國內(nèi)IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅(qū)動(dòng)IC、存儲(chǔ)IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個(gè)型號?，F(xiàn)將目前較為流行的測試方法加以簡單歸類和闡述，力求達(dá)到拋磚引玉的作用。與國內(nèi)外的東芝、恩智浦、安森美、全宇昕、上海晶準(zhǔn)等均穩(wěn)定合作，保證產(chǎn)品的品質(zhì)和穩(wěn)定供貨。自公司成立以來，飛速發(fā)展，產(chǎn)品已涵蓋了工控類IC、光通信類IC、無線通信IC、消費(fèi)類IC等行業(yè)。