數(shù)字IC設(shè)計(jì)常用的數(shù)制換算？

1、幾種常用數(shù)制

1.1、十進(jìn)制

十進(jìn)制的每一位由0~9十個(gè)數(shù)碼表示，低位和相鄰高位之間的關(guān)系是“逢十進(jìn)一”。計(jì)數(shù)方式：0→1→。。?！?→10→11→。。?！?9→20→21→。。。→29→30→31。。。

1.2、二進(jìn)制

二進(jìn)制的每一位由0、1表示，低位和相鄰高位之間的關(guān)系是“逢二進(jìn)一”。計(jì)數(shù)方式：0→1→10→11→100→101。。。

1.3、八進(jìn)制

八進(jìn)制的每一位由0~7表示，低位和相鄰高位之間的關(guān)系是“逢八進(jìn)一”。計(jì)數(shù)方式：0→1→。。。→7→10→11→。。。→17→20→21→。。。→27→30→31→。。。

1.4、十六進(jìn)制

十六進(jìn)制的每一位由0~9、A、B、C、D、E、F十六數(shù)碼表示，低位和相鄰高位之間的關(guān)系是“逢十六進(jìn)一”。計(jì)數(shù)方式：0→1→.。。?！?→A→B→C→D→E→F→10→11→。。。1F→20→21→。。?！?F→30→31。。。

2、不同數(shù)制之間的轉(zhuǎn)換

2.1、二進(jìn)制與十進(jìn)制轉(zhuǎn)換

2.1.1 二-十轉(zhuǎn)換

將二進(jìn)制數(shù)的第N位數(shù)值乘以第N位的權(quán)重，其中第N位的權(quán)重為2?（注：m位二進(jìn)制數(shù)從右向左分別記為第0,1，。。。，m-1位，位是第0位，位是第m-1位），然后將相乘的結(jié)果按十進(jìn)制數(shù)相加，就可以得到等值的十進(jìn)制數(shù)。

舉個(gè)栗子：（101）?=1×22 0×21 1×2?=（5）?? ，這個(gè)二進(jìn)制數(shù)第2位是1，它的權(quán)重是22，相乘為1×22；電路的輸入、輸出信號(hào)的類型不同數(shù)電：工作信號(hào)是數(shù)字信號(hào)“0”“1”，且信號(hào)的幅度只有高低兩種電平，數(shù)值上是離散的。位是0，它的權(quán)重是21，相乘為0×21；第0位是1，它的權(quán)重是2?，相乘為1×2?，后將每一位的乘積按十進(jìn)制運(yùn)算相加。

與數(shù)字IC相比較，模擬IC更具備它自身獨(dú)特的屬性

雖然數(shù)字IC和模擬IC同屬于集成電路范疇，但兩者的基本工作原理截然不同，基本的工作原理的差異決定了數(shù)字IC和模擬IC不同的產(chǎn)品特性、設(shè)計(jì)思路、工藝選擇以及市場(chǎng)分布情況。

模擬集成電路行業(yè)具備以下四大特點(diǎn)：需求端：下游需求分散，產(chǎn)品生命周期較長(zhǎng)。供給端：偏向于成熟和特種工藝，八寸產(chǎn)線為主供給。接著是察看有哪些協(xié)議要符合，像無(wú)線網(wǎng)卡的芯片就需要符合IEEE802。競(jìng)：競(jìng)爭(zhēng)格局分散，廠商之間競(jìng)爭(zhēng)壓力小。技術(shù)端：行業(yè)技術(shù)壁壘較高，重經(jīng)驗(yàn)以人為本。模擬IC產(chǎn)品生命周期較長(zhǎng)，一旦切入產(chǎn)品便可以獲得穩(wěn)定的芯片出貨量。

需求層面：模擬類產(chǎn)品下游汽車、工業(yè)用途要求以可靠性、安全行為主，偏好性能成熟穩(wěn)定類產(chǎn)品的同時(shí)資格認(rèn)可相對(duì)較為嚴(yán)格，一般不低于一年半。

供給層面：先進(jìn)制程對(duì)于模擬類產(chǎn)品推動(dòng)作用較小，基本不受摩爾定律推動(dòng)，因此模擬類產(chǎn)品性能更新迭代較慢。因此模擬類產(chǎn)品生命周期較長(zhǎng)，一般不低于10年。的音頻放大器芯片NE5532生命周期長(zhǎng)達(dá)30年，至今依然是多款音響設(shè)備的標(biāo)配芯片。

數(shù)字IC中硬件木馬

由于當(dāng)今集成電路設(shè)計(jì)行業(yè)各個(gè)階段的相對(duì)獨(dú)立性，同時(shí)芯片設(shè)計(jì)與芯片制造過(guò)程分離的產(chǎn)業(yè)形式，導(dǎo)致攻擊者可能在芯片設(shè)計(jì)與制造環(huán)節(jié)中，將帶有特定惡意功能的“硬件木馬”電路植入到芯片內(nèi)部的硬件電路中。如果把中央處理器CPU比喻為整個(gè)電腦系統(tǒng)的心臟，那么主板上的芯片組就是整個(gè)身體的軀干。然而，集成電路芯片早已廣泛應(yīng)用于國(guó)民經(jīng)濟(jì)的各個(gè)領(lǐng)域，一旦遭受“硬件木馬”攻擊，必給社會(huì)各方面帶來(lái)嚴(yán)重后果。 

首先根據(jù)AES算法原理，設(shè)計(jì)并優(yōu)化了一個(gè)128位的AES加密電路，并將其作為原始參考設(shè)計(jì)，在其中實(shí)現(xiàn)各種不同類型的硬件木馬，然后從以下三個(gè)相對(duì)獨(dú)立的方向著手來(lái)探索數(shù)字IC設(shè)計(jì)領(lǐng)域中硬件木馬的特性與檢測(cè)方法：FPGA設(shè)計(jì)流程，首先在片上實(shí)現(xiàn)我們的原始AES加密設(shè)計(jì)以及植入有木馬的AES設(shè)計(jì)，然后利用Nios II軟核處理器搭建測(cè)試平臺(tái)，來(lái)進(jìn)行AES模塊的測(cè)試以及其中硬件木馬的檢測(cè)；ASIC設(shè)計(jì)流程，通過(guò)完成原始AES加密模塊和植入有木馬的AES設(shè)計(jì)的后端實(shí)現(xiàn)并比較例如時(shí)鐘樹結(jié)構(gòu)之類的指紋信息、旁路信息，探索數(shù)字ASIC設(shè)計(jì)中檢測(cè)硬件木馬的潛在方法；電路的概率簽名理論，首先簡(jiǎn)要介紹這一理論的數(shù)學(xué)原理，然后嘗試運(yùn)用其來(lái)分析我們的AES設(shè)計(jì)中某一功能模塊的等價(jià)性。DRC是對(duì)芯片版圖中的各層物理圖形進(jìn)行設(shè)計(jì)規(guī)則檢查(spacing,width)，它也包括天線效應(yīng)的檢查，以確保芯片正常流片。