數(shù)字集成電路設(shè)計(jì)操作？

C設(shè)計(jì)，掌握硬件描述語(yǔ)言和數(shù)字電路設(shè)計(jì)基礎(chǔ)知識(shí)固然是非常重要的，此外工具的使用也很重要。人和其它動(dòng)物的重要區(qū)別就是，人可以制造和使用工具。借助工具可以大大提高工作效率。

一、介紹

synopsys ic compiler (v2005.linux)是基于Galaxy設(shè)計(jì)平臺(tái)開(kāi)發(fā)的產(chǎn)品。主要的工具有：

LEDA

LEDA是可編程的語(yǔ)法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。 LEDA預(yù)先將IEEE可綜合規(guī)范、可規(guī)范、可測(cè)性規(guī)范和設(shè)計(jì)服用規(guī)范集成，提高設(shè)計(jì)者分析代碼的能力

VCS

VCS是編譯型Verilog模擬器，它完全支持OVI標(biāo)準(zhǔn)的Verilog HDL語(yǔ)言、PLI和SDF。學(xué)習(xí)“數(shù)字集成電路基礎(chǔ)”是一切的開(kāi)始，可以說(shuō)是進(jìn)入數(shù)字集成電路門(mén)檻的步。 VCS具有目前行業(yè)中的模擬性能，其出色的內(nèi)存管理能力足以支持千萬(wàn)門(mén)級(jí)的ASIC設(shè)計(jì)，而其模擬精度也完全滿足深亞微米ASIC Sign-Off的要求。VCS結(jié)合了節(jié)拍式算法和事件驅(qū)動(dòng)算法，具有、大規(guī)模和的特點(diǎn)，適用于從行為級(jí)、RTL到Sign-Off等各個(gè)階段。VCS已經(jīng)將CoverMeter中所有的覆蓋率測(cè)試功能集成，并提供VeraLite、CycleC等智能驗(yàn)證方法。VCS和Scirocco也支持混合語(yǔ)言。VCS和Scirocco都集成了Virsim圖形用戶界面，它提供了對(duì)模擬結(jié)果的交互和后處理分析。

Scirocco

Scirocco是迄今為止的VHDL模擬器，并且是市場(chǎng)上為SoC驗(yàn)證度身定制的模擬工具。這個(gè)步驟就像是在設(shè)計(jì)建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進(jìn)行設(shè)計(jì)，這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。它與VCS一樣采用了革命性的模擬技術(shù)，即在同一個(gè)模擬器中把節(jié)拍式模擬技術(shù)與事件驅(qū)動(dòng)的模擬技術(shù)結(jié)合起來(lái)。Scirocco的高度優(yōu)化的VHDL編譯器能產(chǎn)生有效減少所需內(nèi)存，大大加快了驗(yàn)證的速度，并能夠在一臺(tái)工作站上模擬千萬(wàn)門(mén)級(jí)電路。這一性能對(duì)要進(jìn)行整個(gè)系統(tǒng)驗(yàn)證的設(shè)計(jì)者來(lái)說(shuō)非常重要。

數(shù)字IC密碼算法介紹

數(shù)字IC密碼算法主要分三類(lèi)：對(duì)稱(chēng)算法、非對(duì)稱(chēng)算法、雜湊算法。

SM1對(duì)稱(chēng)密碼算法：一種分組密碼算法，分組長(zhǎng)度為128位，密鑰長(zhǎng)度為128比特。

主要產(chǎn)品有：智能IC卡、智能密碼鑰匙、加密卡、加密機(jī)等安全產(chǎn)品。

SM2橢圓曲線公鑰密碼算法（非對(duì)稱(chēng)）：一種橢圓曲線公鑰密碼算法，其密鑰長(zhǎng)度為256比特。

SM3雜湊算法：一種密碼雜湊算法，其輸出為256比特。

適用于SM22橢圓曲線公鑰密碼算法中的數(shù)字簽名和驗(yàn)證。

SM4對(duì)稱(chēng)密碼算法：一個(gè)分組算法，用于無(wú)線局域網(wǎng)產(chǎn)品。

SM7對(duì)稱(chēng)密碼算法：一種分組算法，分組長(zhǎng)度為128比特，密鑰長(zhǎng)度為128比特。

適用于非IC卡應(yīng)用，例如門(mén)禁卡、參賽證、門(mén)票，支付類(lèi)校園一卡通，公交一卡通，企業(yè)一卡通

**SM9非對(duì)稱(chēng)算法：**是基于對(duì)的標(biāo)識(shí)密碼算法，與SM2類(lèi)似。區(qū)別于SM2算法，SM9算法是以用戶的標(biāo)識(shí)（例如：、郵箱等）作為公鑰，省略了交換數(shù)字證書(shū)公鑰過(guò)程。

適用于云存儲(chǔ)安全、物聯(lián)網(wǎng)安全、電子郵件安全、智能終端保護(hù)等。

IC，你應(yīng)該知道的半導(dǎo)體科普知識(shí)

尺寸縮小有其物理限制

不過(guò)，制程并不能無(wú)限制的縮小，當(dāng)我們將晶體管縮小到 20 奈米左右時(shí)，就會(huì)遇到量子物理中的問(wèn)題，讓晶體管有漏電的現(xiàn)象，抵銷(xiāo)縮小 L 時(shí)獲得的效益。布局規(guī)劃后，芯片的大小，Core的面積，Row的形式、電源及地線的Ring和Strip都確定下來(lái)了。作為改善方式，就是導(dǎo)入 FinFET（Tri-Gate）這個(gè)概念，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由導(dǎo)入這個(gè)技術(shù)，能減少因物理現(xiàn)象所導(dǎo)致的漏電現(xiàn)象。

（Source：www.slideshare.net）

更重要的是，藉由這個(gè)方法可以增加 Gate 端和下層的接觸面積。根據(jù)設(shè)計(jì)的功能需求和算法分析的結(jié)果，設(shè)計(jì)芯片的架構(gòu)，并對(duì)不同的方案進(jìn)行比較。在傳統(tǒng)的做法中（左上圖），接觸面只有一個(gè)平面，但是采用 FinFET（Tri-Gate）這個(gè)技術(shù)后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓 Source-Drain 端變得更小，對(duì)縮小尺寸有相當(dāng)大的幫助。

后，則是為什么會(huì)有人說(shuō)各大廠進(jìn)入 10 奈米制程將面臨相當(dāng)嚴(yán)峻的挑戰(zhàn)，主因是 1 顆原子的大小大約為 0.1 奈米，在 10 奈米的情況下，一條線只有不到 100 顆原子，在制作上相當(dāng)困難，而且只要有一個(gè)原子的缺陷，像是在制作過(guò)程中有原子掉出或是有雜質(zhì)，就會(huì)產(chǎn)生不的現(xiàn)象，影響產(chǎn)品的良率。這樣就可以知道各大廠所面臨到的困境，以及達(dá)成這個(gè)目標(biāo)究竟是多么艱巨。

如果無(wú)法想象這個(gè)難度，可以做個(gè)小實(shí)驗(yàn)。芯片組的識(shí)別也非常容易，以Intel440BX芯片組為例，它的北橋芯片是Intel82443BX芯片，通常在主板上靠近CPU插槽的位置，由于芯片的發(fā)熱量較高，在這塊芯片上裝有散熱片。在桌上用 100 個(gè)小珠子排成一個(gè) 10×10 的正方形，并且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，后使他形成一個(gè) 10×5 的長(zhǎng)方形。這樣就可以知道各大廠所面臨到的困境，以及達(dá)成這個(gè)目標(biāo)究竟是多么艱巨。

隨著三星以及臺(tái)積電在近期將完成 14 奈米、16 奈米 FinFET 的量產(chǎn)，兩者都想爭(zhēng)奪 Apple 下一代的 iPhone 芯片代工，我們將看到相當(dāng)精彩的商業(yè)競(jìng)爭(zhēng)，同時(shí)也將獲得更加省電、輕薄的手機(jī)，要感謝摩爾定律所帶來(lái)的好處呢。

大功率模擬集成電路

隨著集成電路產(chǎn)業(yè)快速發(fā)展,集成電路的集成度越來(lái)越高,內(nèi)部結(jié)構(gòu)也越來(lái)越復(fù)雜,對(duì)于測(cè)試的要求也越來(lái)越高。DB文件獲得網(wǎng)表和時(shí)序約束信息進(jìn)行自動(dòng)放置標(biāo)準(zhǔn)單元，同時(shí)進(jìn)行時(shí)序檢查和單元放置優(yōu)化。集成電路測(cè)試技術(shù)作為保障集成電路性能、質(zhì)量的重要技術(shù)之一也得到了很快的發(fā)展。直流參數(shù)測(cè)試是集成電路測(cè)試技術(shù)的重要組成部分,能夠快速有效的檢測(cè)芯片的性能,受到集成電路測(cè)試行業(yè)的高度重視。實(shí)現(xiàn)了一種大功率直流參數(shù)測(cè)試的研制,可以實(shí)現(xiàn)高電壓、大電流的直流參數(shù)測(cè)試,具有很高的測(cè)試精度,而且具有一定的通用性。 

首先根據(jù)文獻(xiàn)資料分析本課題研究的背景以及意義,介紹了集成電路測(cè)試系統(tǒng)組成、分類(lèi)以及國(guó)內(nèi)外的發(fā)展?fàn)顩r。此外，模擬IC關(guān)鍵的是低失真和高信噪比，這兩者都是在高電壓下比較容易做到的。介紹了集成電路直流參數(shù)測(cè)試的基本原理與方法,在此基礎(chǔ)上分析了大功率模擬集成電路直流參數(shù)測(cè)試的設(shè)計(jì)需求,提出了設(shè)計(jì)需要實(shí)現(xiàn)的功能與設(shè)計(jì)指標(biāo),構(gòu)建了大功率模擬集成電路直流參數(shù)測(cè)試實(shí)現(xiàn)的原理方案;設(shè)計(jì)了接口控制模塊、邏輯控制模塊與精密測(cè)量單元,詳細(xì)分析了精密測(cè)量單元的工作原理,并搭建了具體的硬件電路;根據(jù)硬件所需要實(shí)現(xiàn)的測(cè)試功能,設(shè)計(jì)了測(cè)試底層驅(qū)動(dòng)函數(shù),提供給應(yīng)用軟件測(cè)試函數(shù)接口實(shí)現(xiàn)可編程測(cè)試,并對(duì)測(cè)試進(jìn)行了軟件校正;后文章給出了功能測(cè)試數(shù)據(jù)與報(bào)告,分析了集成運(yùn)算放大器的測(cè)試原理和方法,并給出了測(cè)試過(guò)程與測(cè)試數(shù)據(jù),表明測(cè)試性能達(dá)到了比較好的效果。設(shè)計(jì)的大功率模擬直流參數(shù)測(cè)試模塊,已經(jīng)被廣東某集成電路制造企業(yè)使用,使用效果表明測(cè)試模塊性能穩(wěn)定,通用性強(qiáng),成本低,特別適合國(guó)內(nèi)集成電路企業(yè)的應(yīng)用,具有比較高的實(shí)用價(jià)值。