數(shù)字ic后端設(shè)計(jì)（二)

4.時(shí)鐘樹(shù)生成(CTS Clock tree synthesis) 。

芯片中的時(shí)鐘網(wǎng)絡(luò)要驅(qū)動(dòng)電路中所有的時(shí)序單元，所以時(shí)鐘源端門(mén)單元帶載很多，其負(fù)載很大并且不平衡，需要插入緩沖器減小負(fù)載和平衡。時(shí)鐘網(wǎng)絡(luò)及其上的緩沖器構(gòu)成了時(shí)鐘樹(shù)。一般要反復(fù)幾次才可以做出一個(gè)比較理想的時(shí)鐘樹(shù)。---Clock skew.

5. STA 靜態(tài)時(shí)序分析和后。

時(shí)鐘樹(shù)插入后，每個(gè)單元的位置都確定下來(lái)了，工具可以提出GlobalRoute形式的連線(xiàn)寄生參數(shù)，此時(shí)對(duì)參數(shù)的提取就比較準(zhǔn)確了。Hercules通過(guò)提供快的運(yùn)行時(shí)間和高速有效的糾錯(cuò)（debugging）來(lái)縮短IC設(shè)計(jì)的周期。SE把.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析。確認(rèn)沒(méi)有時(shí)序違規(guī)后，將這來(lái)兩個(gè)文件傳遞給前端人員做后。對(duì)Astro 而言，在detail routing 之后，

用starRC XT 參數(shù)提取，生成的E.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析，那將會(huì)更準(zhǔn)確。

6. ECO(Engineering Change Order)。

針對(duì)靜態(tài)時(shí)序分析和后中出現(xiàn)的問(wèn)題，對(duì)電路和單元布局進(jìn)行小范圍的改動(dòng).

7. Filler的插入(pad fliier, cell filler)。

Filler指的是標(biāo)準(zhǔn)單元庫(kù)和I/O Pad庫(kù)中定義的與邏輯無(wú)關(guān)的填充物，用來(lái)填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/O Pad和I/O Pad之間的間隙，它主要是把擴(kuò)散層連接起來(lái)，滿(mǎn)足DRC規(guī)則和設(shè)計(jì)需要。

8. 布線(xiàn)(Routing)。

Global route-- Track assign --Detail routing--Routing optimization布線(xiàn)是指在滿(mǎn)足工藝規(guī)則和布線(xiàn)層數(shù)限制、線(xiàn)寬、線(xiàn)間距限制和各線(xiàn)網(wǎng)可靠絕緣的電性能約束的條件下，根據(jù)電路的連接關(guān)系將各單元和I/OPad用互連線(xiàn)連接起來(lái)，這些是在時(shí)序驅(qū)動(dòng)(Timing driven )的條件下進(jìn)行的，保證關(guān)鍵時(shí)序路徑上的連線(xiàn)長(zhǎng)度能夠。這個(gè)是數(shù)字電路基礎(chǔ)知識(shí)，一個(gè)寄存器出現(xiàn)這兩個(gè)時(shí)序違例時(shí)，是沒(méi)有辦法正確采樣數(shù)據(jù)和輸出數(shù)據(jù)的，所以以寄存器為基礎(chǔ)的數(shù)字芯片功能肯定會(huì)出現(xiàn)問(wèn)題。--Timing report clear

數(shù)字IC應(yīng)用驗(yàn)證方真技術(shù)研究

應(yīng)用驗(yàn)證是指導(dǎo)IC元器件在系統(tǒng)中的可靠應(yīng)用的關(guān)鍵,重點(diǎn)要關(guān)注應(yīng)用系統(tǒng)對(duì)器件接口信號(hào)的影響,因此無(wú)論是采用純軟件還是軟硬件協(xié)同的方式進(jìn)行應(yīng)用驗(yàn)證都需要先完成應(yīng)用系統(tǒng)的PCB工作。罪魁禍?zhǔn)祝篠iOHSiOHMOSFET原理是一個(gè)門(mén)極(Gate)靠靜電勢(shì)控制底下的導(dǎo)電溝道深度，電勢(shì)高形成深溝道電流就大，電勢(shì)低溝道消失就不導(dǎo)電了。本文提出的應(yīng)用驗(yàn)證技術(shù)方案以基IBIS模型在多個(gè)平臺(tái)進(jìn)行PCB SI(Signal Integrity)的方式提取出所需的數(shù)據(jù),實(shí)現(xiàn)對(duì)系統(tǒng)應(yīng)用環(huán)境的模擬;在此基礎(chǔ)上通過(guò)軟件和軟硬件協(xié)同兩種方法來(lái)實(shí)現(xiàn)數(shù)字IC器件的應(yīng)用驗(yàn)證。為保證應(yīng)用驗(yàn)證的順利進(jìn)行,對(duì)方案中涉及到的IBIS建模、PCB SI和S參數(shù)的提取及等技術(shù)進(jìn)行了研究。

提出的應(yīng)用驗(yàn)證技術(shù)方案的指導(dǎo)下,以SRAM的應(yīng)用驗(yàn)證為例進(jìn)行了相關(guān)的技術(shù)探索。首先對(duì)IBIS模型建模技術(shù)進(jìn)行了深入研究,并完成了SRAM以及80C32等相關(guān)IC器件的IBIS模型建模工作;接著基于IBIS模型進(jìn)行PCB SI,模擬了SRAM的板級(jí)應(yīng)用環(huán)境并提取了應(yīng)用驗(yàn)證所需的數(shù)據(jù);后分別對(duì)適用于SRAM的軟件平臺(tái)和軟硬件協(xié)同平臺(tái)進(jìn)行了相關(guān)設(shè)計(jì),并完成了SRAM的應(yīng)用驗(yàn)證。通過(guò)對(duì)SRAM的應(yīng)用驗(yàn)證,證明了本文所提出的應(yīng)用驗(yàn)證技術(shù)方案的可行性。在通訊與信息技術(shù)中，當(dāng)把范圍局限到硅集成電路時(shí)，芯片和集成電路的交集就是在“硅晶片上的電路”上。

數(shù)字IC測(cè)試系統(tǒng)的發(fā)展

隨著數(shù)字集成電路性能的不斷提高,數(shù)字集成電路測(cè)試系統(tǒng)也相應(yīng)得到了迅速發(fā)展。主要表現(xiàn)在以下幾方面: 測(cè)試通道數(shù)增加數(shù)字電路集成度的不斷提高和專(zhuān)用集成電路的出現(xiàn),器件的引腳數(shù)不斷增加,使得數(shù)字測(cè)試系統(tǒng)的測(cè)試通道數(shù)相應(yīng)不斷增加。由測(cè)試中、小規(guī)模集成電路的24通道測(cè)試系統(tǒng),測(cè)試大規(guī)模集成電路的48通道、64通道測(cè)試系統(tǒng)發(fā)展到測(cè)試超大規(guī)模集成電路的128通道、256通道甚至更多通道數(shù)的測(cè)試系統(tǒng)。2、架構(gòu)設(shè)計(jì)與算法設(shè)計(jì)根據(jù)客戶(hù)提出的規(guī)格要求，對(duì)一些功能進(jìn)行算法設(shè)計(jì)，拿出設(shè)計(jì)解決方案和具體實(shí)現(xiàn)架構(gòu)，劃分模塊功能。

深圳瑞泰威科技有限公司是國(guó)內(nèi)IC電子元器件的代理銷(xiāo)售企業(yè)，專(zhuān)業(yè)從事各類(lèi)驅(qū)動(dòng)IC、存儲(chǔ)IC、傳感器IC、觸摸IC銷(xiāo)售，品類(lèi)齊全，具備上百個(gè)型號(hào)。與國(guó)內(nèi)外的東芝、恩智浦、安森美、全宇昕、上海晶準(zhǔn)等均穩(wěn)定合作，保證產(chǎn)品的品質(zhì)和穩(wěn)定供貨。自公司成立以來(lái)，飛速發(fā)展，產(chǎn)品已涵蓋了工控類(lèi)IC、光通信類(lèi)IC、無(wú)線(xiàn)通信IC、消費(fèi)類(lèi)IC等行業(yè)。數(shù)字IC強(qiáng)調(diào)的是運(yùn)算速度與成本比，數(shù)字IC設(shè)計(jì)的目標(biāo)是在盡量低的成本下達(dá)到目標(biāo)運(yùn)算速度。