設(shè)計(jì)PCB線路板的10個(gè)簡(jiǎn)單步驟

步驟2：創(chuàng)建空白PCB布局

創(chuàng)建原理圖后，需要使用PCB設(shè)計(jì)軟件中的原理圖捕獲工具來(lái)開(kāi)始創(chuàng)建PCB布局。 在此之前，您需要?jiǎng)?chuàng)建一個(gè)空白的PCB文檔。 創(chuàng)建電路板需要生成一個(gè)PcbDoc文件。 可以從設(shè)計(jì)軟件的主菜單輕松完成此操作，如下所示。

如果已經(jīng)確定了電路板的PCB形狀，尺寸和層堆疊，則可以立即進(jìn)行設(shè)置。 如果您現(xiàn)在不想執(zhí)行這些任務(wù)，請(qǐng)不要煩惱，您可以在以后更改電路板的形狀，尺寸和疊層（請(qǐng)參見(jiàn)下面的步驟4）。 通過(guò)編譯SchDoc，原理圖信息可用于PcbDoc。 編譯過(guò)程包括驗(yàn)證設(shè)計(jì)并生成幾個(gè)項(xiàng)目文檔，以便您在轉(zhuǎn)移到PcbDoc之前檢查并更正設(shè)計(jì)，如下所示。 強(qiáng)烈建議您此時(shí)檢查并更新用于創(chuàng)建PcbDoc信息的項(xiàng)目選項(xiàng)。

高速PCB的阻抗控制

高速電路采用的元器件集成度高，速度快，引出端子多，密度高，層數(shù)16層，能控制傳輸線的特性阻抗。特性阻抗就是傳輸線和介質(zhì)共同作用結(jié)果下的阻止電磁場(chǎng)變化傳播的固有特性，因而和傳輸線的寬度、厚度、離參考層間距及介電參數(shù)等有關(guān)。傳輸線的特性阻抗是影響信號(hào)品質(zhì)的重要因素，如果信號(hào)傳播過(guò)程中阻抗始終保持一致，那么信號(hào)可以很平穩(wěn)地向前傳播。當(dāng)阻抗發(fā)生了改變時(shí)，信號(hào)能量中的一- 部分反射回來(lái)，信號(hào)傳輸?shù)倪B續(xù)性就被破壞，將導(dǎo)致信號(hào)失真。

背鉆孔板技術(shù)特征有哪些？

1）多數(shù)背板是硬板

2）層數(shù)一般為8至50層

3）板厚：2.5mm以上

4）厚徑比較大

5）板尺寸較大

6）一般首鉆zui小孔徑>=0.3mm

7）外層線路較少，多為壓接孔方陣設(shè)計(jì)

8)背鉆孔通常比需要鉆掉的孔大0.2MM

9)背鉆深度公差： /-0.05MM

10)如果背鉆要求鉆到M層，那么M層到M-1（M層的下一層）層的介質(zhì)厚度zui小0.17MM

高速信號(hào)PCB設(shè)計(jì)流程

當(dāng)前的電子產(chǎn)品設(shè)計(jì)，需要更加關(guān)注高速信號(hào)的設(shè)計(jì)與實(shí)現(xiàn)，PCB設(shè)計(jì)是高速信號(hào)得以保證信號(hào)質(zhì)量并實(shí)現(xiàn)系統(tǒng)功能的關(guān)鍵設(shè)計(jì)環(huán)節(jié)。

傳統(tǒng)的PCB設(shè)計(jì)方式不關(guān)注PCB設(shè)計(jì)規(guī)則的前期仿1真分析與制定，從原理圖到PCB的設(shè)計(jì)實(shí)現(xiàn)沒(méi)有高速信號(hào)規(guī)則約束，這樣的傳統(tǒng)設(shè)計(jì)方式在當(dāng)前的高速信號(hào)產(chǎn)品研發(fā)體系中已經(jīng)不可行，造成的后果一般是多次無(wú)效投板加工、不斷測(cè)試優(yōu)化與返工設(shè)計(jì)，造成研發(fā)周期變長(zhǎng)、研發(fā)成本居高不下。

目前的高速信號(hào)PCB設(shè)計(jì)流程為：

① 高速信號(hào)前仿1真分析

根據(jù)硬件電路模塊劃分與結(jié)構(gòu)初步布局，仿1真評(píng)估關(guān)鍵高速信號(hào)質(zhì)量是否過(guò)關(guān)，如果不過(guò)關(guān)則需要修改硬件模塊架構(gòu)甚至系統(tǒng)架構(gòu)；仿1真信號(hào)質(zhì)量通過(guò)的情況下，給出電路板大體模塊布局方案及高速信號(hào)拓?fù)浣Y(jié)構(gòu)與設(shè)計(jì)規(guī)則

② 電路板布局設(shè)計(jì)

③ 電路板布線設(shè)計(jì)

根據(jù)電路板實(shí)際布線的情況，如果與前仿1真制定的設(shè)計(jì)規(guī)則有出入，則需要再次仿1真分析高速信號(hào)質(zhì)量是否滿足要求，例如：電路板線路布線密度過(guò)高、實(shí)際設(shè)計(jì)的線寬比前仿1真設(shè)計(jì)規(guī)則要小、可能造成高速信號(hào)線路損耗過(guò)大、接收端信號(hào)幅度不滿足芯片輸入要求而導(dǎo)致電路板功能無(wú)法實(shí)現(xiàn)。