數(shù)字ic后端設計(一)

1. 數(shù)據(jù)準備。

　　對于 CDN 的 Silicon Ensemble而言后端設計所需的數(shù)據(jù)主要有是Foundry廠提供的標準單元、宏單元和I/O Pad的庫文件，它包括物理庫、時序庫及網(wǎng)表庫，分別以.lef、.tlf和.v的形式給出。芯片也有它獨特的地方，廣義上，只要是使用微細加工手段制造出來的半導體片子，都可以叫做芯片，里面并不一定有電路。前端的芯片設計經(jīng)過綜合后生成的門級網(wǎng)表，具有時序約束和時鐘定義的腳本文件和由此產(chǎn)生的.gcf約束文件以及定義電源Pad的DEF（DesignExchange Format）文件。(對synopsys 的Astro 而言，經(jīng)過綜合后生成的門級網(wǎng)表，時序約束文件 SDC是一樣的,Pad的定義文件--tdf ， .tf 文件 --technology file， Foundry廠提供的標準單元、宏單元和I/OPad的庫文件就與FRAM, CELL view, LM view 形式給出(Milkway 參考庫 and DB, LIB file)

　　2. 布局規(guī)劃。

　　主要是標準單元、I/O Pad和宏單元的布局。在做產(chǎn)品驗證時我們往往會遇到三個問題，驗證什么，如何去驗證，哪里去驗證，這就是what,how,where的問題了。I/OPad預先給出了位置，而宏單元則根據(jù)時序要求進行擺放，標準單元則是給出了一定的區(qū)域由工具自動擺放。布局規(guī)劃后，芯片的大小，Core的面積，Row的形式、電源及地線的Ring和Strip都確定下來了。如果必要在自動放置標準單元和宏單元之后，你可以先做一次PNA(power network analysis）--IR drop and EM .

　　3. Placement -自動放置標準單元。

　　布局規(guī)劃后，宏單元、I/O Pad的位置和放置標準單元的區(qū)域都已確定，這些信息SE（SiliconEnsemble）會通過DEF文件傳遞給(PhysicalCompiler),PC根據(jù)由綜合給出的.DB文件獲得網(wǎng)表和時序約束信息進行自動放置標準單元，同時進行時序檢查和單元放置優(yōu)化。特殊應用型模擬IC主要應用在通信、汽車、電腦周邊和消費類電子等四個領域。如果你用的是PC Astro那你可用write_milkway, read_milkway 傳遞數(shù)據(jù)。

IC產(chǎn)品的溫馨提示

提示：濕度總是困擾在電子系統(tǒng)背后的一個難題。后則是確立這顆IC的實作方法，將不同功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成規(guī)格的制定。不管是在空氣流通的熱帶區(qū)域中，還是在潮濕的區(qū)域中運輸，潮濕都是顯著增加電子工業(yè)開支的原因。由于潮濕敏感性元件使用的增加，諸如薄的密間距元件(fine-pitch device)和球柵陣列(BGA, ballgrid array)使得對這個失效機制的關注也增加了。基于此原因，電子制造商們必須為預防潛在災難支付高昂的開支。

吸收到內部的潮氣是半導體封裝問題。這一階段使用VHDL或VerilogHDL語言的輸入工具編寫代碼。當其固定到PCB 板上時，回流焊快速加熱將在內部形成壓力。這種高速膨脹，取決于不同封裝結構材料的熱膨脹系數(shù)（CTE）速率不同，可能產(chǎn)生封裝所不能承受的壓力。當元件暴露在回流焊接期間升高的溫度環(huán)境下，陷于塑料的表面貼裝元內部的潮濕會產(chǎn)生足夠的蒸汽壓力損傷或毀壞元件。

常見的失效模式包括塑料從芯片或引腳框上的內部分離(脫層)、金線焊接損傷、芯片損傷、和不會延伸到元件表面的內部裂紋等。芯片一般是指集成電路的載體，也是集成電路經(jīng)過設計、制造、封裝、測試后的結果，通常是一個可以立即使用的獨立的整體。在一些極端的情況中，裂紋會延伸到元件的表面；嚴重的情況就是元件鼓脹和爆裂(叫做“爆米花”效益)。盡管現(xiàn)在，進行回流焊操作時，在180℃ ~200℃時少量的濕度是可以接受的。然而，在230℃ ~260℃的范圍中的無鉛工藝里，任何濕度的存在都能夠形成足夠導致破壞封裝的?。ū谆睿┗虿牧戏謱印?

必須進行明智的封裝材料選擇、仔細控制的組裝環(huán)境和在運輸中采用密封包裝及放置干燥劑等措施。Filler指的是標準單元庫和I/OPad庫中定義的與邏輯無關的填充物，用來填充標準單元和標準單元之間，I/OPad和I/OPad之間的間隙，它主要是把擴散層連接起來，滿足DRC規(guī)則和設計需要。實際上國外經(jīng)常使用裝備有射頻標簽的濕度跟蹤系統(tǒng)、局部控制單元和專用軟件來顯示封裝、測試流水線、運輸/操作及組裝操作中的濕度控制。②THB: 加速式溫濕度及偏壓測試（Temperature Humidity Bias Test ）

目的: 評估IC產(chǎn)品在高溫，高濕，偏壓條件下對濕氣的抵抗能力，加速其失效進程測試條件: 85℃，85%RH, 1.1 VCC, Static bias

IC什么怎么設計的？

在 IC 生產(chǎn)流程中，IC 多由專業(yè) IC 設計公司進行規(guī)劃、設計，像是聯(lián)發(fā)科、高通、Intel 等大廠，都自行設計各自的 IC 芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。Herculus具有進行層次設計的成熟算法，進行flatprocessing的優(yōu)化引擎和自動確定如何進行每個區(qū)域數(shù)據(jù)處理的能力—這些技術縮短了運行時間，提高了驗證的度。因為 IC 是由各廠自行設計，所以 IC 設計十分仰賴工程師的技術，工程師的素質影響著一間企業(yè)的價值。然而，工程師們在設計一顆 IC 芯片時，究竟有那些步驟？設計流程可以簡單分成如下。

設計步，訂定目標

在 IC 設計中，的步驟就是規(guī)格制定。它擴展了DCExpert的功能，包括許多的綜合優(yōu)化算法，讓關鍵路徑的分析和優(yōu)化在的時間內完成。這個步驟就像是在設計建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進行設計，這樣才不用再花額外的時間進行后續(xù)修改。IC 設計也需要經(jīng)過類似的步驟，才能確保設計出來的芯片不會有任何差錯。

規(guī)格制定的步便是確定 IC 的目的、效能為何，對大方向做設定。如果必要在自動放置標準單元和宏單元之后，你可以先做一次PNA(powernetworkanalysis）--IRdropandEM。接著是察看有哪些協(xié)議要符合，像無線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范，不然，這芯片將無法和市面上的產(chǎn)品兼容，使它無法和其他設備聯(lián)機。后則是確立這顆 IC 的實作方法，將不同功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成規(guī)格的制定。

設計完規(guī)格后，接著就是設計芯片的細節(jié)了。芯片組(Chipset)是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。這個步驟就像初步記下建筑的規(guī)畫，將整體輪廓描繪出來，方便后續(xù)制圖。在 IC 芯片中，便是使用硬件描述語言（HDL）將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等，藉由程序代碼便可輕易地將一顆 IC 地菜單達出來。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。

▲ 32 bits 加法器的 Verilog 范例。

有了計算機，事情都變得容易

有了完整規(guī)畫后，接下來便是畫出平面的設計藍圖。CMOS制造工藝是我們了解芯片的節(jié)課，從生產(chǎn)過程（宏觀）學習芯片是怎么來的，這一步，可以激發(fā)學習的興趣，產(chǎn)生學習的動力。在 IC 設計中，邏輯合成這個步驟便是將確定無誤的 HDL code，放入電子設計自動化工具（EDA tool），讓計算機將 HDL code 轉換成邏輯電路，產(chǎn)生如下的電路圖。之后，反復的確定此邏輯閘設計圖是否符合規(guī)格并修改，直到功能正確為止。

數(shù)字IC功能驗證

集成電路規(guī)模的飛速增長,使得集成電路功能復雜度日益提升,一方面為信息技術產(chǎn)業(yè)帶來了生機和活力,另一方面也產(chǎn)生了許多問題和挑戰(zhàn)。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。集成電路的功能正確性是這些問題和挑戰(zhàn)中的首要考慮因素,必須引起我們足夠的重視。傳統(tǒng)的功能驗證主要通過驗證工程師手工編寫測試激勵來進行,驗證效率較為低下。

隨著技術的發(fā)展,OVM、UVM等先進的驗證方法被成功引入,擴充了驗證技術庫。一般來說，綜合完成后需要再次做驗證（這個也稱為后）邏輯綜合工具：Synopsys的DesignCompiler，工具選擇上面的三種工具均可。但這些驗證方法主要基于信號層級或事務層級來進行,并沒有從更高層次的功能點角度去考慮驗證問題。功能點的標準化概括、提取和層次分解仍然存在不足,而且測試激勵需要人為去進行封裝和組織,一定程度加大了驗證平臺搭建難度。為了彌補驗證技術上在功能建模和激勵自動生成上的缺陷,從不同角度去探究新的驗證方法,課題組開展了相應的研究工作。

研究工作和技術進步主要包括以下幾點:1、基于集成電路功能特點以及對功能規(guī)范的分析,針對集成電路功能驗證需求,課題組共同創(chuàng)建了基于功能規(guī)范的功能模型F-M；針對該功能模型,開發(fā)出一套功能模型描述語言,并定義相應語法規(guī)則,用以描述數(shù)字系統(tǒng)、IP核等模塊的功能行為。IC設計也需要經(jīng)過類似的步驟，才能確保設計出來的芯片不會有任何差錯。2、利用語言C/C 編寫出解析編譯器P-C,對上述功能模型語言進行解析,自動生成激勵生成器和斷言檢測器,構建出SystemVerilog驗證平臺,自動產(chǎn)生測試激勵。