磁珠與電感有什么用法的差異

在信號回路中使用磁珠主要是為了抑制電磁輻射L的干擾，而在這方面使用電感器來抑制傳導干擾。電感器和磁珠被廣泛用于處理電磁干擾和電磁兼容問題。

在設計電路時，我們主要考慮的是MEC，電磁干擾問題越來越多，畢竟現(xiàn)在這個領域對產品的需求越來越高。梅指的是L來定義它的兩條路徑，即輻射和傳導，并抑制這兩條路徑。zui對前者使用磁珠，對后者使用電感。在印刷電路板設計中，磁珠可用于連接公共數(shù)字地和模擬地。一些接口焊盤和電路板焊盤可以通過電感連接。

在使用中，我們會發(fā)現(xiàn)為什么電感的單位是亨利，磁珠的單位是歐姆，這與電阻的單位相同。普遍認為，磁珠耐高頻率，耐DC低，耐高頻率高；磁珠具有非常高的電阻率和磁導率。它們相當于電阻和電感的串聯(lián)，但電阻和電感都隨頻率而變化。他具有比普通電感更好的高頻濾波特性，并且在高頻下表現(xiàn)出電阻，因此他可以在相對較寬的頻率范圍內保持較高的阻抗，從而提高調頻濾波效果。具體來說，應閱讀磁珠數(shù)據(jù)表，以了解頻率和阻抗之間的關系。

在PCB設計中，我們經常使用更多的芯片磁珠和電感，并且芯片封裝尺寸相對較小，很容易滿足實際的空間要求。貼片式磁珠的功能主要是消除印刷電路板電路中存在的射頻噪聲。顯著的高頻和阻抗特性(更好地消除射頻能量)。高頻放大電路中寄生振蕩的消除。有效工作頻率在幾兆赫到幾百兆赫之間。

磁珠的選用

承前：從去耦半徑出發(fā)，通過去耦半徑的計算，讓大家直觀的看到我們常見的電容的“有效范圍”問題。

本節(jié)：討論濾波電容的位置與PDN阻抗的關系，提出“全局電容”與“局部電容”的概念。能看到當電容呈現(xiàn)“全局特性”的時候，電容的位置其實沒有想象中那么重要。

啟后：多層板設計的時候，電容傾向于呈現(xiàn)“全局特性”，“電源加磁珠”的設計方法，會影響電容在全局范圍內起作用。同時電源種類太多，還會帶來其他設計問題。

通過上一篇文章，我們知道平常“耳熟能詳”的電容去耦半徑理論，對PCB設計其實沒有什么指導意義。0.1uf的電容去耦半徑足夠大，設計中參考這個值沒有用處，工程師還是會“盡量”把0.1uf電容靠近芯片的電源管教放置。PCB設計師需要更有效的理論來指導電容的布局設計。

既然簡單的用四分之一波長理論推算的電容去耦半徑不起作用，那么電容放置得離芯片電源管腳比較遠，還會有哪些影響呢？很多人都答對了，影響安裝電感。

片式磁珠

芯片磁珠的功能主要是消除傳輸線結構(印刷電路板電路)中存在的射頻噪聲。射頻能量是疊加在DC傳輸電平上的交流正弦波分量。DC分量是必需的有用信號，而射頻能量是無用的電磁干擾傳輸和沿線輻射。為了消除這些多余的信號能量，芯片磁珠被用作高頻電阻(衰減器)，允許DC信號通過并過濾掉交流信號。一般來說，高頻信號高于30兆赫茲，然而，低頻信號也受到芯片磁珠的影響。

片狀磁珠由軟磁鐵氧體材料組成，形成高體積電阻率的單片結構。渦流損耗與鐵氧體材料的電阻率成反比。渦流損耗與信號頻率的平方成正比。使用芯片磁珠的好處:

小型化和輕量化。它在射頻噪聲的頻率范圍內具有高阻抗，并消除了傳輸線中的電磁干擾。閉合磁路結構可以更好地消除信號的串聯(lián)。出色的磁屏蔽結構。降低DC電阻以避免有用信號的過度衰減。

顯著的高頻和阻抗特性(更好地消除射頻能量)。高頻放大電路中寄生振蕩的消除。有效工作頻率在幾兆赫到幾百兆赫之間。為了正確選擇磁珠，必須注意以下幾點:多余信號的頻率范圍是多少？誰是噪音源？需要多大的噪聲衰減。環(huán)境條件是什么(溫度、DC電壓、結構強度)。電路和負載的阻抗是多少？在印刷電路板上有放置磁珠的空間嗎？前三個可以通過觀察制造商提供的阻抗頻率曲線來判斷。阻抗曲線中有三條曲線非常重要，即電阻、感抗和總阻抗?？傋杩褂蒢R22πfL()2 :=fL描述。典型的阻抗曲線可以在磁珠數(shù)據(jù)表中找到。

磁珠的特性

(1)頻率阻抗曲線[2]

從頻率阻抗曲線可以看出，磁珠有三個響應區(qū):

XR磁珠是電感性的

X=R磁珠開始顯示電阻

當R=-X磁珠開始顯示容性使用時，有必要使頻率在磁珠的電阻區(qū)進行濾波，并且頻率應在相對較小的電感區(qū)。上圖是磁珠的阻抗VSfrequency(兆赫)圖?，F(xiàn)在，如果你想過濾掉100兆赫茲的噪音，這個磁珠合適嗎？實際上，它不合適。雖然這種磁珠在80兆赫左右開始顯示電阻，R=X，但在100兆赫左右仍有較大的靈敏度，當用于電力線濾波時，可能會引起振蕩。這個磁珠實際上是zui的噪聲抑制性能，大約為300兆赫。

(2)DC偏置電流對磁珠性能的影響

上圖顯示了村田給出的DC偏置電流對阻抗的影響[3]。可以看出，隨著電流的增加，阻抗開始減小。設備手冊中給出的額定電流指的是磁珠在給定溫度升高時可以通過的大電流，而不是磁珠在該電流下仍能保持零DC偏置的阻抗。

為了有效地過濾電源，設計額定電流降額為20%的磁珠是一種可靠的選擇。