PCB設(shè)計三部分

原理圖、PCB、物料清單（BOM）表

原理圖設(shè)計，其實就是將前面的思路轉(zhuǎn)化為電路原理圖，它很像我們教科書上的電路圖。pcb涉及到實際的電路板，它根據(jù)原理圖轉(zhuǎn)化而來的網(wǎng)表（網(wǎng)表是溝通原理圖和pcb之間的橋梁），而將具體的元器件的封裝放置在電路板上，然后根據(jù)飛線連接其電信號。完成了pcb布局布線后，要用到哪些元器件應(yīng)該有所歸納，所以我們將用到BOM表。

一款PCB設(shè)計的層數(shù)及層疊方案取決于以下幾個因素：

（1）硬件成本：PCB層數(shù)的多少與硬件成本直接相關(guān)，層數(shù)越多硬件成本就越高，以消費類產(chǎn)品為代表的硬件PCB一般對于層數(shù)有限制，例如筆記本電腦產(chǎn)品的主板PCB層數(shù)通常為4~6層，很少超過8層；

（2）高密元器件的出線：以BGA封裝器件為代表的高密元器件，此類元器件的出線層數(shù)基本決定了PCB板的布線層層數(shù)；

（3）信號質(zhì)量控制：對于高速信號比較集中的PCB設(shè)計，如果重點關(guān)注信號質(zhì)量，那么就要求減少相鄰層布線以降低信號間串?dāng)_，這時布線層層數(shù)與參考層層數(shù)（Ground層或Power層）的比例是1:1，就會造成PCB設(shè)計層數(shù)的增加；反之，如果對于信號質(zhì)量控制不強制要求，則可以使用相鄰布線層方案，從而降低PCB層數(shù)；

（4）原理圖信號定義：原理圖信號定義會決定PCB布線是否“通順”，糟糕的原理圖信號定義會導(dǎo)致PCB布線不順、布線層數(shù)增加；

（5）PCB廠家加工能力基線：PCB設(shè)計者給出的層疊設(shè)計方案（疊層方式、疊層厚度 等），必須要充分考慮PCB廠家的加工能力基線，如：加工流程、加工設(shè)備能力、常用PCB板材型號 等 。

高速PCB設(shè)計中的阻抗匹配

阻抗匹配阻抗匹配是指在能量傳輸時，要求負(fù)載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產(chǎn)生反射，這表明所有能量都被負(fù)載吸收了。反之則在傳輸中有能量損失。在高速PCB設(shè)計中，阻抗的匹配與否關(guān)系到信號的質(zhì)量優(yōu)劣。

PCB走線什么時候需要做阻抗匹配？

不主要看頻率，而關(guān)鍵是看信號的邊沿陡峭程度，即信號的上升/下降時間，一般認(rèn)為如果信號的上升/下降時間（按10%～90%計）小于6倍導(dǎo)線延1時，就是高速信號，必須注意阻抗匹配的問題。導(dǎo)線延1時一般取值為150ps/inch。

高速PCB設(shè)計--并聯(lián)終端匹配

在信號源端阻抗很小的情況下，通過增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線的特征阻抗相匹配，達(dá)到消除負(fù)載端反射的目的。實現(xiàn)形式分為單電阻和雙電阻兩種形式。

匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對單電阻形式來說，負(fù)載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等；對雙電阻形式來說，每個并聯(lián)電阻值為傳輸線特征阻抗的兩倍。

并聯(lián)終端匹配優(yōu)點是簡單易行，顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關(guān)；雙電阻方式則無論信號是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。

常見應(yīng)用：以高速信號應(yīng)用較多。

（1）DDR、DDR2等SSTL驅(qū)動器。采用單電阻形式，并聯(lián)到VTT（一般為IOVDD的一半）。其中DDR2數(shù)據(jù)信號的并聯(lián)匹配電阻是內(nèi)置在芯片中的。

（2）TMDS等高速串行數(shù)據(jù)接口。采用單電阻形式，在接收設(shè)備端并聯(lián)到IOVDD，單端阻抗為50歐姆（差分對間為100歐姆)。