數(shù)字ic后端設(shè)計(jì)(一)

1. 數(shù)據(jù)準(zhǔn)備。

　　對(duì)于 CDN 的 Silicon Ensemble而言后端設(shè)計(jì)所需的數(shù)據(jù)主要有是Foundry廠提供的標(biāo)準(zhǔn)單元、宏單元和I/O Pad的庫文件，它包括物理庫、時(shí)序庫及網(wǎng)表庫，分別以.lef、.tlf和.v的形式給出。芯片也有它獨(dú)特的地方，廣義上，只要是使用微細(xì)加工手段制造出來的半導(dǎo)體片子，都可以叫做芯片，里面并不一定有電路。前端的芯片設(shè)計(jì)經(jīng)過綜合后生成的門級(jí)網(wǎng)表，具有時(shí)序約束和時(shí)鐘定義的腳本文件和由此產(chǎn)生的.gcf約束文件以及定義電源Pad的DEF（DesignExchange Format）文件。(對(duì)synopsys 的Astro 而言，經(jīng)過綜合后生成的門級(jí)網(wǎng)表，時(shí)序約束文件 SDC是一樣的,Pad的定義文件--tdf ， .tf 文件 --technology file， Foundry廠提供的標(biāo)準(zhǔn)單元、宏單元和I/OPad的庫文件就與FRAM, CELL view, LM view 形式給出(Milkway 參考庫 and DB, LIB file)

　　2. 布局規(guī)劃。

　　主要是標(biāo)準(zhǔn)單元、I/O Pad和宏單元的布局。在做產(chǎn)品驗(yàn)證時(shí)我們往往會(huì)遇到三個(gè)問題，驗(yàn)證什么，如何去驗(yàn)證，哪里去驗(yàn)證，這就是what,how,where的問題了。I/OPad預(yù)先給出了位置，而宏單元?jiǎng)t根據(jù)時(shí)序要求進(jìn)行擺放，標(biāo)準(zhǔn)單元?jiǎng)t是給出了一定的區(qū)域由工具自動(dòng)擺放。布局規(guī)劃后，芯片的大小，Core的面積，Row的形式、電源及地線的Ring和Strip都確定下來了。如果必要在自動(dòng)放置標(biāo)準(zhǔn)單元和宏單元之后，你可以先做一次PNA(power network analysis）--IR drop and EM .

　　3. Placement -自動(dòng)放置標(biāo)準(zhǔn)單元。

　　布局規(guī)劃后，宏單元、I/O Pad的位置和放置標(biāo)準(zhǔn)單元的區(qū)域都已確定，這些信息SE（SiliconEnsemble）會(huì)通過DEF文件傳遞給(PhysicalCompiler),PC根據(jù)由綜合給出的.DB文件獲得網(wǎng)表和時(shí)序約束信息進(jìn)行自動(dòng)放置標(biāo)準(zhǔn)單元，同時(shí)進(jìn)行時(shí)序檢查和單元放置優(yōu)化。特殊應(yīng)用型模擬IC主要應(yīng)用在通信、汽車、電腦周邊和消費(fèi)類電子等四個(gè)領(lǐng)域。如果你用的是PC Astro那你可用write_milkway, read_milkway 傳遞數(shù)據(jù)。

IC產(chǎn)品的溫馨提示

提示：濕度總是困擾在電子系統(tǒng)背后的一個(gè)難題。后則是確立這顆IC的實(shí)作方法，將不同功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成規(guī)格的制定。不管是在空氣流通的熱帶區(qū)域中，還是在潮濕的區(qū)域中運(yùn)輸，潮濕都是顯著增加電子工業(yè)開支的原因。由于潮濕敏感性元件使用的增加，諸如薄的密間距元件(fine-pitch device)和球柵陣列(BGA, ballgrid array)使得對(duì)這個(gè)失效機(jī)制的關(guān)注也增加了?；诖嗽颍娮又圃焐虃儽仨殲轭A(yù)防潛在災(zāi)難支付高昂的開支。

吸收到內(nèi)部的潮氣是半導(dǎo)體封裝問題。這一階段使用VHDL或VerilogHDL語言的輸入工具編寫代碼。當(dāng)其固定到PCB 板上時(shí)，回流焊快速加熱將在內(nèi)部形成壓力。這種高速膨脹，取決于不同封裝結(jié)構(gòu)材料的熱膨脹系數(shù)（CTE）速率不同，可能產(chǎn)生封裝所不能承受的壓力。當(dāng)元件暴露在回流焊接期間升高的溫度環(huán)境下，陷于塑料的表面貼裝元內(nèi)部的潮濕會(huì)產(chǎn)生足夠的蒸汽壓力損傷或毀壞元件。

常見的失效模式包括塑料從芯片或引腳框上的內(nèi)部分離(脫層)、金線焊接損傷、芯片損傷、和不會(huì)延伸到元件表面的內(nèi)部裂紋等。芯片一般是指集成電路的載體，也是集成電路經(jīng)過設(shè)計(jì)、制造、封裝、測試后的結(jié)果，通常是一個(gè)可以立即使用的獨(dú)立的整體。在一些極端的情況中，裂紋會(huì)延伸到元件的表面；嚴(yán)重的情況就是元件鼓脹和爆裂(叫做“爆米花”效益)。盡管現(xiàn)在，進(jìn)行回流焊操作時(shí)，在180℃ ~200℃時(shí)少量的濕度是可以接受的。然而，在230℃ ~260℃的范圍中的無鉛工藝?yán)铮魏螡穸鹊拇嬖诙寄軌蛐纬勺銐驅(qū)е缕茐姆庋b的?。ū谆睿┗虿牧戏謱印?

必須進(jìn)行明智的封裝材料選擇、仔細(xì)控制的組裝環(huán)境和在運(yùn)輸中采用密封包裝及放置干燥劑等措施。Filler指的是標(biāo)準(zhǔn)單元庫和I/OPad庫中定義的與邏輯無關(guān)的填充物，用來填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/OPad和I/OPad之間的間隙，它主要是把擴(kuò)散層連接起來，滿足DRC規(guī)則和設(shè)計(jì)需要。實(shí)際上國外經(jīng)常使用裝備有射頻標(biāo)簽的濕度跟蹤系統(tǒng)、局部控制單元和專用軟件來顯示封裝、測試流水線、運(yùn)輸/操作及組裝操作中的濕度控制。②THB: 加速式溫濕度及偏壓測試（Temperature Humidity Bias Test ）

目的: 評(píng)估IC產(chǎn)品在高溫，高濕，偏壓條件下對(duì)濕氣的抵抗能力，加速其失效進(jìn)程測試條件: 85℃，85%RH, 1.1 VCC, Static bias

IC什么怎么設(shè)計(jì)的？

在 IC 生產(chǎn)流程中，IC 多由專業(yè) IC 設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì)，像是聯(lián)發(fā)科、高通、Intel 等大廠，都自行設(shè)計(jì)各自的 IC 芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。Herculus具有進(jìn)行層次設(shè)計(jì)的成熟算法，進(jìn)行flatprocessing的優(yōu)化引擎和自動(dòng)確定如何進(jìn)行每個(gè)區(qū)域數(shù)據(jù)處理的能力—這些技術(shù)縮短了運(yùn)行時(shí)間，提高了驗(yàn)證的度。因?yàn)?IC 是由各廠自行設(shè)計(jì)，所以 IC 設(shè)計(jì)十分仰賴工程師的技術(shù)，工程師的素質(zhì)影響著一間企業(yè)的價(jià)值。然而，工程師們在設(shè)計(jì)一顆 IC 芯片時(shí)，究竟有那些步驟？設(shè)計(jì)流程可以簡單分成如下。

設(shè)計(jì)步，訂定目標(biāo)

在 IC 設(shè)計(jì)中，的步驟就是規(guī)格制定。它擴(kuò)展了DCExpert的功能，包括許多的綜合優(yōu)化算法，讓關(guān)鍵路徑的分析和優(yōu)化在的時(shí)間內(nèi)完成。這個(gè)步驟就像是在設(shè)計(jì)建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進(jìn)行設(shè)計(jì)，這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。IC 設(shè)計(jì)也需要經(jīng)過類似的步驟，才能確保設(shè)計(jì)出來的芯片不會(huì)有任何差錯(cuò)。

規(guī)格制定的步便是確定 IC 的目的、效能為何，對(duì)大方向做設(shè)定。如果必要在自動(dòng)放置標(biāo)準(zhǔn)單元和宏單元之后，你可以先做一次PNA(powernetworkanalysis）--IRdropandEM。接著是察看有哪些協(xié)議要符合，像無線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范，不然，這芯片將無法和市面上的產(chǎn)品兼容，使它無法和其他設(shè)備聯(lián)機(jī)。后則是確立這顆 IC 的實(shí)作方法，將不同功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成規(guī)格的制定。

設(shè)計(jì)完規(guī)格后，接著就是設(shè)計(jì)芯片的細(xì)節(jié)了。芯片組(Chipset)是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。這個(gè)步驟就像初步記下建筑的規(guī)畫，將整體輪廓描繪出來，方便后續(xù)制圖。在 IC 芯片中，便是使用硬件描述語言（HDL）將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等，藉由程序代碼便可輕易地將一顆 IC 地菜單達(dá)出來。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。

▲ 32 bits 加法器的 Verilog 范例。

有了計(jì)算機(jī)，事情都變得容易

有了完整規(guī)畫后，接下來便是畫出平面的設(shè)計(jì)藍(lán)圖。CMOS制造工藝是我們了解芯片的節(jié)課，從生產(chǎn)過程（宏觀）學(xué)習(xí)芯片是怎么來的，這一步，可以激發(fā)學(xué)習(xí)的興趣，產(chǎn)生學(xué)習(xí)的動(dòng)力。在 IC 設(shè)計(jì)中，邏輯合成這個(gè)步驟便是將確定無誤的 HDL code，放入電子設(shè)計(jì)自動(dòng)化工具（EDA tool），讓計(jì)算機(jī)將 HDL code 轉(zhuǎn)換成邏輯電路，產(chǎn)生如下的電路圖。之后，反復(fù)的確定此邏輯閘設(shè)計(jì)圖是否符合規(guī)格并修改，直到功能正確為止。

數(shù)字IC功能驗(yàn)證

集成電路規(guī)模的飛速增長,使得集成電路功能復(fù)雜度日益提升,一方面為信息技術(shù)產(chǎn)業(yè)帶來了生機(jī)和活力,另一方面也產(chǎn)生了許多問題和挑戰(zhàn)。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。集成電路的功能正確性是這些問題和挑戰(zhàn)中的首要考慮因素,必須引起我們足夠的重視。傳統(tǒng)的功能驗(yàn)證主要通過驗(yàn)證工程師手工編寫測試激勵(lì)來進(jìn)行,驗(yàn)證效率較為低下。

隨著技術(shù)的發(fā)展,OVM、UVM等先進(jìn)的驗(yàn)證方法被成功引入,擴(kuò)充了驗(yàn)證技術(shù)庫。一般來說，綜合完成后需要再次做驗(yàn)證（這個(gè)也稱為后）邏輯綜合工具：Synopsys的DesignCompiler，工具選擇上面的三種工具均可。但這些驗(yàn)證方法主要基于信號(hào)層級(jí)或事務(wù)層級(jí)來進(jìn)行,并沒有從更高層次的功能點(diǎn)角度去考慮驗(yàn)證問題。功能點(diǎn)的標(biāo)準(zhǔn)化概括、提取和層次分解仍然存在不足,而且測試激勵(lì)需要人為去進(jìn)行封裝和組織,一定程度加大了驗(yàn)證平臺(tái)搭建難度。為了彌補(bǔ)驗(yàn)證技術(shù)上在功能建模和激勵(lì)自動(dòng)生成上的缺陷,從不同角度去探究新的驗(yàn)證方法,課題組開展了相應(yīng)的研究工作。

研究工作和技術(shù)進(jìn)步主要包括以下幾點(diǎn):1、基于集成電路功能特點(diǎn)以及對(duì)功能規(guī)范的分析,針對(duì)集成電路功能驗(yàn)證需求,課題組共同創(chuàng)建了基于功能規(guī)范的功能模型F-M；針對(duì)該功能模型,開發(fā)出一套功能模型描述語言,并定義相應(yīng)語法規(guī)則,用以描述數(shù)字系統(tǒng)、IP核等模塊的功能行為。IC設(shè)計(jì)也需要經(jīng)過類似的步驟，才能確保設(shè)計(jì)出來的芯片不會(huì)有任何差錯(cuò)。2、利用語言C/C 編寫出解析編譯器P-C,對(duì)上述功能模型語言進(jìn)行解析,自動(dòng)生成激勵(lì)生成器和斷言檢測器,構(gòu)建出SystemVerilog驗(yàn)證平臺(tái),自動(dòng)產(chǎn)生測試激勵(lì)。