收納盒設(shè)計(jì)永康市鑫燦工業(yè)產(chǎn)品設(shè)計(jì)專業(yè)從事【外觀產(chǎn)品設(shè)計(jì)】、【產(chǎn)品結(jié)構(gòu)設(shè)計(jì)】。包攬從市場(chǎng)調(diào)查、設(shè)計(jì)創(chuàng)意、結(jié)構(gòu)實(shí)現(xiàn)、打樣制作到產(chǎn)品制造等服務(wù)。

鑫燦設(shè)計(jì)與您分享工業(yè)產(chǎn)品設(shè)計(jì)的設(shè)計(jì)效果圖提案階段

設(shè)計(jì)詮釋：

●構(gòu)建產(chǎn)品中的點(diǎn)、線、面，使其得到呈現(xiàn)。

●功能與形式達(dá)到蕞優(yōu)化處理。

●動(dòng)態(tài)的三維肌理擴(kuò)散紋路。

如果您想了解更多關(guān)于鑫燦的工業(yè)產(chǎn)品設(shè)計(jì)和作品，請(qǐng)聯(lián)系圖片上方的聯(lián)系方式。

鑫燦設(shè)計(jì)與您分享工業(yè)設(shè)計(jì)師的核心素質(zhì)之隱形素質(zhì)

01創(chuàng)造力（Creativity）

這種創(chuàng)造力并不是天馬行空的，工業(yè)設(shè)計(jì)師必須在將現(xiàn)有技術(shù)整合到新產(chǎn)品方面具有足夠的創(chuàng)造力。這要求設(shè)計(jì)師對(duì)當(dāng)下技術(shù)比較了解。

02分析能力（Analytical skills）

工業(yè)設(shè)計(jì)師需要通過邏輯和推理能力（logic and reasoning skills）來研究用戶和行為，從而明確新產(chǎn)品的需求。具體來說，工業(yè)設(shè)計(jì)師需要想象用戶使用一個(gè)產(chǎn)品的場(chǎng)景，分析用戶的行為，進(jìn)而為設(shè)計(jì)提供背景支持。

03人際交往能力（Interpersonal skills）

工業(yè)設(shè)計(jì)師需要和客戶、以及各領(lǐng)域?qū)＜乙煌献?，因此需要具備協(xié)同合作的能力。具體來說，工業(yè)設(shè)計(jì)師經(jīng)常要和工程師、市場(chǎng)研究人員、客戶來溝通設(shè)計(jì)的可行性。

04解決問題的能力（Problem-solving skills）

工業(yè)設(shè)計(jì)師決斷產(chǎn)品的需求、功能、尺寸、造型、甚至成本。設(shè)計(jì)師需要綜合考慮功能、美學(xué)、成本和易用性。如何通過通過合理平衡藝術(shù)、商業(yè)和工程，使得產(chǎn)品更加易用，極大的考驗(yàn)一個(gè)設(shè)計(jì)師的問題解決能力。

鑫燦設(shè)計(jì)與您分享

原理圖設(shè)計(jì)中要注意的問題

原理圖設(shè)計(jì)中要有“拿來主義”，現(xiàn)在的芯片廠家一般都可以提供參考設(shè)計(jì)的原理圖，所以要盡量的借助這些資源，在充分理解參考設(shè)計(jì)的基礎(chǔ)上，做一些自己的發(fā)揮。當(dāng)主要的芯片選定以后，關(guān)鍵的外圍設(shè)計(jì)包括了電源，時(shí)鐘和芯片間的互連。

電源是保證硬件系統(tǒng)正常工作的基礎(chǔ)，設(shè)計(jì)中要詳細(xì)的分析：系統(tǒng)能夠提供的電源輸入；單板需要產(chǎn)生的電源輸出；各個(gè)電源需要提供的電流大?。浑娫措娐沸?；產(chǎn)品市場(chǎng)效率的原則要求產(chǎn)品不僅給企業(yè)帶來經(jīng)濟(jì)效益，還要求產(chǎn)品在用戶使用過程中對(duì)社會(huì)和環(huán)境有一定的好處。各個(gè)電源能夠允許的波動(dòng)范圍；整個(gè)電源系統(tǒng)需要的上電順序等等。比如A項(xiàng)目中的網(wǎng)絡(luò)處理器需要1.25V作為核心電壓，要求精度在＋5%- －3%之間，電流需要12A左右，根據(jù)這些要求，設(shè)計(jì)中采用5V的電源輸入，利用Linear的開關(guān)電源控制器和IR的MOSFET搭建了合適的電源供應(yīng)電路，精度要求決定了輸出電容的ESR選擇，并且為防止電流過大造成的電壓跌落，加入了遠(yuǎn)端反饋的功能。

時(shí)鐘電路的實(shí)現(xiàn)要考慮到目標(biāo)電路的抖動(dòng)等要求，A項(xiàng)目中用到了GE的PHY器件，剛開始的時(shí)候使用一個(gè)內(nèi)部帶鎖相環(huán)的零延l時(shí)時(shí)鐘分配芯片提供100MHz時(shí)鐘，結(jié)果GE鏈路上出現(xiàn)了丟包，后來?yè)Q成簡(jiǎn)單的時(shí)鐘Buffer器件就解決了丟包問題，分析起來就是內(nèi)部的鎖相環(huán)引入了抖動(dòng)。如果抱著一種走到哪里算哪里的心態(tài)，那要做好一個(gè)非標(biāo)產(chǎn)品的設(shè)計(jì)幾乎是沒有什么勝算的，因?yàn)楫a(chǎn)品的周期和價(jià)格都沒有給你足夠的修正自己錯(cuò)誤和失誤的空間和機(jī)會(huì)。

芯片之間的互連要保證數(shù)據(jù)的無(wú)誤傳輸，在這方面，高速的差分信號(hào)線具有速率高，好布線，信號(hào)完整性好等特點(diǎn)，A項(xiàng)目中的多芯片間互連均采用了高速差分信號(hào)線，在調(diào)試和測(cè)試中沒有出現(xiàn)問題。

鑫燦設(shè)計(jì)與您分享

傳統(tǒng)的電磁兼容設(shè)計(jì)方法

正常情況下，電氣硬件設(shè)計(jì)人員和機(jī)械設(shè)計(jì)人員在考慮電磁兼容問題時(shí)各自為政，彼此之間根本不溝通或很少溝通。他們?cè)谠O(shè)計(jì)期間經(jīng)常使用經(jīng)驗(yàn)法則，希望這些法則足以滿足其設(shè)計(jì)的器件要求。在設(shè)計(jì)達(dá)到較高頻率從而在測(cè)試中導(dǎo)致失敗時(shí)，這些電磁兼容設(shè)計(jì)規(guī)則有不少變得陳舊過時(shí)。如果我們積累了很長(zhǎng)時(shí)間，大腦中的設(shè)計(jì)理念會(huì)更多，設(shè)計(jì)方案也會(huì)越來越多，文化內(nèi)涵越豐富越豐富。

在設(shè)計(jì)階段之后，設(shè)計(jì)師制造原型并對(duì)其進(jìn)行電磁兼容性測(cè)試。當(dāng)設(shè)計(jì)中考慮電磁兼容性太晚時(shí)，這一過程往往會(huì)出現(xiàn)種種EMC問題。對(duì)設(shè)計(jì)進(jìn)行昂貴的修復(fù)通常是唯l一可行的選擇。當(dāng)設(shè)計(jì)從系統(tǒng)概念設(shè)計(jì)轉(zhuǎn)入具體設(shè)計(jì)再到驗(yàn)證階段時(shí)，設(shè)計(jì)修改常常會(huì)增加一個(gè)數(shù)量級(jí)以上。大規(guī)模生產(chǎn)是指通過高度自動(dòng)化的過程，以低成本大批量生產(chǎn)一種產(chǎn)品。所以，對(duì)設(shè)計(jì)作出一次修改，在概念設(shè)計(jì)階段只耗費(fèi)100美元，到了測(cè)試階段可能要耗費(fèi)幾十萬(wàn)美元以上，更不用提對(duì)面市時(shí)間的負(fù)l面影響了。