收發(fā)器介紹

按網(wǎng)管來分，可以分為網(wǎng)管型光纖收發(fā)器和非網(wǎng)管型光纖收發(fā)器。隨著網(wǎng)絡(luò)向著可運營可管理的方向發(fā)展，大多數(shù)運營商都希望自己網(wǎng)絡(luò)中的所有設(shè)備均能做到可遠程網(wǎng)管的程度，光纖收發(fā)器產(chǎn)品與交換機、路由器一樣也逐步向這個方向發(fā)展。大多數(shù)廠商的網(wǎng)管系統(tǒng)都是基于SNMP網(wǎng)絡(luò)協(xié)議上開發(fā)的，支持包括Web、Telnet、CLI等多種管理方式。管理內(nèi)容多包括配置光纖收發(fā)器的工作模式，監(jiān)視光纖收發(fā)器的模塊類型、工作狀態(tài)、機箱溫度、電源狀態(tài)、輸出電壓和輸出光功率等等。隨著運營商對設(shè)備網(wǎng)管的需求愈來愈多，相信光纖收發(fā)器的網(wǎng)管將日趨實用和智能。

收發(fā)器系統(tǒng)硬件組成

每一路高速收發(fā)器包括發(fā)送器和兩個通道，發(fā)送器和都是由物理編碼子層(PCS,p場si-cal coding sublayer)與物理介質(zhì)附加子層(PMA , physi-cal media additional sublayer)兩部分組成。PCS包括兼容所支持協(xié)議的收發(fā)器中的數(shù)字功能的硬核邏輯實現(xiàn)，發(fā)送通道包括相位補償FIFO、字節(jié)串行器、8B/10B編碼器等模塊;接收通道包括字對齊器、速率匹配FIFO,8B/10B、字節(jié)解串器、字節(jié)排序器、相位補償FIFO等模塊。PMA包括I/O緩沖器的模擬電路、CDR、串行器/解串器(SER/DES以及用于優(yōu)化串行數(shù)據(jù)通道性能的可編程預(yù)加重與均衡。設(shè)備收發(fā)器通道工作時，F(xiàn)PGA架構(gòu)中的輸出并行數(shù)據(jù)通過發(fā)送器PCS和PMA進行傳輸，終轉(zhuǎn)化為串行數(shù)據(jù)發(fā)送出去。接收到的輸人串行數(shù)據(jù)通過PMA和PCS的處理以串行數(shù)據(jù)格式傳輸?shù)紽P以架構(gòu)內(nèi)部中，進行下一步的處理。

收發(fā)器FPGA集成

高速收發(fā)器的應(yīng)用廣泛，以基于FPGA的SATA接口固態(tài)硬盤為例，SATA接口固態(tài)盤是未來趨勢的發(fā)展，而高速串行收發(fā)器實現(xiàn)了SATA的IP核存儲方式，高速收發(fā)器是SATA協(xié)議中物理層實現(xiàn)的關(guān)鍵部件。SATA協(xié)議串行數(shù)據(jù)工作在1.5-6Gbit/s傳輸速率上，這是FPGA無法直接實現(xiàn)的，為了滿足這種需求，許多FPGA生產(chǎn)商將通用的高速物理器件集成在FPGA內(nèi)部，并提供靈活的配置方式來完成許多類似的功能