收發(fā)器

隨著技術(shù)的不斷發(fā)展，高速串行VO技術(shù)取代傳統(tǒng)并行I/O技術(shù)已經(jīng)成為當(dāng)前趨勢。并行總線接口速度快為ATA7的133 MB/s,2003年發(fā)布SATA1. 0規(guī)格提供的傳輸率就已經(jīng)達(dá)到了150 MB/s, SATA3. 0理論速度更是達(dá)到了600 MB/s的速度，設(shè)備工作在高速時(shí)，并行總線容易遭受干擾和串?dāng)_，使得布線相當(dāng)復(fù)雜。而串行收發(fā)器的運(yùn)用能簡化布局設(shè)計(jì)，減少連接器數(shù)量。在具有相同的總線頻寬時(shí)，串行接口的功耗也比并行端口小。并且設(shè)備工作模式從并行傳輸轉(zhuǎn)變?yōu)榇袀鬏?，串行的速度就可以隨著頻率的提高而成倍的提高?；贔PGA具有嵌入式Gb速率級別以及低功耗架構(gòu)優(yōu)點(diǎn)，它能使得設(shè)計(jì)師利用的EDA工具快速解決協(xié)議和速率的變化問題。隨著FPGA的廣泛應(yīng)用，收發(fā)器整合在FPGA中，成為解決設(shè)備傳輸速度問題的一個(gè)有效辦法

收發(fā)器關(guān)鍵技術(shù)

信號完整性收發(fā)器中的鎖相環(huán)(PLL , phase locked loop ) , CDR(clock and data recovery) ,8B/10B編等各個(gè)混合信號模塊設(shè)計(jì)中有模擬信號，如PLL中的壓控振蕩器，也有數(shù)字信號，如PLL中的分頻器等。在一個(gè)芯片中，同時(shí)存在模擬和數(shù)字信號，容易產(chǎn)生電源同步噪聲、地反彈和信號串?dāng)_。并且收發(fā)器的更高數(shù)據(jù)率意味著非理想的傳輸線效應(yīng)會(huì)使布線更加困難，各層中的銅線會(huì)產(chǎn)生“趨膚效應(yīng)”，高頻信號掠過導(dǎo)體的表面，增加了信號衰減。

收發(fā)器的發(fā)展趨勢

光纖收發(fā)器產(chǎn)品在不斷的發(fā)展和完善中，用戶對設(shè)備也提出了很多新的要求。首先，當(dāng)今的光纖收發(fā)器產(chǎn)品還不夠智能。舉個(gè)例子，當(dāng)光纖收發(fā)器的光路斷掉后，大多數(shù)產(chǎn)品另一端的電口仍然會(huì)保持開啟狀態(tài)，因此上層設(shè)備如路由器、交換機(jī)等依然還是會(huì)繼續(xù)向該電口發(fā)包，導(dǎo)致數(shù)據(jù)不可達(dá)。希望廣大設(shè)備提供商能在光纖收發(fā)器上實(shí)現(xiàn)自動(dòng)切換，當(dāng)光路DOWN掉后，電口自動(dòng)向上報(bào)警，并阻止上層設(shè)備繼續(xù)向該端口發(fā)送數(shù)據(jù)，啟用冗余鏈路以保證業(yè)務(wù)不中斷。其次，光纖收發(fā)器本身應(yīng)能更好地適應(yīng)實(shí)際的網(wǎng)絡(luò)環(huán)境。在實(shí)際工程中，光纖收發(fā)器的使用場所多為樓道內(nèi)或室外，供電情況十分復(fù)雜，這就需要各個(gè)廠商的設(shè)備能支持超寬的電源電壓，以適應(yīng)不穩(wěn)定的供電狀況。同時(shí)由于國內(nèi)很多地區(qū)會(huì)出現(xiàn)超高溫和超低溫的天氣情況，雷擊和電磁干擾的影響也是實(shí)際存在的，所有這些對收發(fā)器這種室外設(shè)備的影響都非常大，這就要求設(shè)備提供商在關(guān)鍵元器件的采用、電路布板和焊接以及結(jié)構(gòu)設(shè)計(jì)上都必須精心嚴(yán)格。此外，在網(wǎng)管控制方面，用戶大都希望所有網(wǎng)絡(luò)設(shè)備能通過統(tǒng)一的網(wǎng)管平臺(tái)來進(jìn)行遠(yuǎn)程的管理，即能夠?qū)⒐饫w收發(fā)器的MIB庫導(dǎo)入到整個(gè)網(wǎng)管信息數(shù)據(jù)庫中。因此在產(chǎn)品研發(fā)中需保證網(wǎng)管信息的標(biāo)準(zhǔn)化和兼容性。