數(shù)字IC設(shè)計(jì)工程師要具備哪些技能

學(xué)習(xí)“數(shù)字集成電路基礎(chǔ)”是一切的開始，可以說是進(jìn)入數(shù)字集成電路門檻的步。CMOS制造工藝是我們了解芯片的節(jié)課，從生產(chǎn)過程（宏觀）學(xué)習(xí)芯片是怎么來的，這一步，可以激發(fā)學(xué)習(xí)的興趣，產(chǎn)生學(xué)習(xí)的動(dòng)力。

接下來，從微觀角度來學(xué)習(xí)半導(dǎo)體器件物理，了解二極管的工作原理。進(jìn)而學(xué)習(xí)場效應(yīng)管的工作原理，這將是我們搭電路的積木。

導(dǎo)線是什么？這是一個(gè)有趣的話題，電阻、電容、電感的相互作用，產(chǎn)生和干擾，也是數(shù)字電路要解決的重要問題。

門電路是半定制數(shù)字集成電路的積木（Stardard Cell），所有的邏輯都將通過它們的實(shí)現(xiàn)。

存儲(chǔ)器及其控制器，本質(zhì)上屬于數(shù)?；旌想娐?。但由于計(jì)算機(jī)等復(fù)雜系統(tǒng)中存儲(chǔ)器的日新月異，存儲(chǔ)器的控制器由邏輯層（數(shù)字）和物理層（模擬）一起實(shí)現(xiàn)。

FPGA是可編程門陣列，就是提前生產(chǎn)好的ASIC芯片，可以改配置文件，來實(shí)現(xiàn)不同的功能。常常用于芯片Tapeout前的功能驗(yàn)證，或者用于基于FPGA的系統(tǒng)產(chǎn)品（非ASIC實(shí)現(xiàn)方案，快速推向市場）。

可測試性設(shè)計(jì)（即Design For Test），通常用來檢測和調(diào)試生產(chǎn)過程中的良率問題。封裝和測試是芯片交給客戶的后一步。似乎這些與狹義的數(shù)字電路設(shè)計(jì)不相關(guān)，但這恰恰公司降低成本的秘訣。

后，還需要了解數(shù)字電路與模擬電路的本質(zhì)區(qū)別，這將會(huì)幫助我們?nèi)趨R貫通所學(xué)的知識(shí)。

IC半導(dǎo)體的基礎(chǔ)知識(shí)(一)

一、物理基礎(chǔ)    所有物質(zhì)按照導(dǎo)電能力的差別可分為導(dǎo)體、半導(dǎo)體和絕緣體三類。半導(dǎo)體材料的導(dǎo)電性能介于導(dǎo)體和絕緣體之間。或者說，半導(dǎo)體是介于導(dǎo)體和絕緣體之間的物質(zhì)。常用的半導(dǎo)體材料有：元素半導(dǎo)體硅(Si)和鍺(Ge)、化合物半導(dǎo)體(GaAs)等。導(dǎo)體的電阻率在10-4Ω?cm以下，如銅的電阻率為1.67×10-6 Ω?cm，絕緣體的電阻率在1010 Ω?cm以上，半導(dǎo)體的電阻率在10-3Ω?cm～109Ω?cm之間，與導(dǎo)體的電阻率相比較，半導(dǎo)體的電阻率有以下特點(diǎn)。在傳統(tǒng)的做法中（左上圖），接觸面只有一個(gè)平面，但是采用FinFET（Tri-Gate）這個(gè)技術(shù)后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓Source-Drain端變得更小，對縮小尺寸有相當(dāng)大的幫助。

1.對溫度反映靈敏

導(dǎo)體的電阻率隨溫度的升高略有升高，如銅的電阻率僅增加0.4%左右，但半導(dǎo)體的電阻率則隨溫度的上升而急劇下降，如純鍺，溫度從20℃上升到30℃時(shí)，電阻率降低一半左右。

2.雜質(zhì)的影響顯著

金屬中含有少量雜質(zhì)其電阻率不會(huì)發(fā)生顯著變化，但是，極微量的雜質(zhì)摻在半導(dǎo)體中，會(huì)引起電阻率的極大變化。如在純硅中加入百萬分之一的硼，就可以使硅的電阻率從2.3×105 Ω?cm急劇減少到0.4 Ω?cm左右。

3.光照可以改變電阻率

例如，有些半導(dǎo)體(如)受到光照時(shí)，其導(dǎo)電能力會(huì)變得很強(qiáng)；當(dāng)無光照時(shí)，又變得像絕緣體那樣不導(dǎo)電，利用這種特性可以制成光敏元件。而金屬的電阻率則不受光照的影響。

溫度、雜質(zhì)、光照對半導(dǎo)體電阻率的上述控制作用是制作各種半導(dǎo)體器件的物理基礎(chǔ)。

數(shù)字IC功能驗(yàn)證

集成電路規(guī)模的飛速增長,使得集成電路功能復(fù)雜度日益提升,一方面為信息技術(shù)產(chǎn)業(yè)帶來了生機(jī)和活力,另一方面也產(chǎn)生了許多問題和挑戰(zhàn)。集成電路的功能正確性是這些問題和挑戰(zhàn)中的首要考慮因素,必須引起我們足夠的重視。傳統(tǒng)的功能驗(yàn)證主要通過驗(yàn)證工程師手工編寫測試激勵(lì)來進(jìn)行,驗(yàn)證效率較為低下。在IC生產(chǎn)流程中，IC多由專業(yè)IC設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì)，像是聯(lián)發(fā)科、高通、Intel等大廠，都自行設(shè)計(jì)各自的IC芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。

隨著技術(shù)的發(fā)展,OVM、UVM等先進(jìn)的驗(yàn)證方法被成功引入,擴(kuò)充了驗(yàn)證技術(shù)庫。但這些驗(yàn)證方法主要基于信號(hào)層級(jí)或事務(wù)層級(jí)來進(jìn)行,并沒有從更高層次的功能點(diǎn)角度去考慮驗(yàn)證問題。功能點(diǎn)的標(biāo)準(zhǔn)化概括、提取和層次分解仍然存在不足,而且測試激勵(lì)需要人為去進(jìn)行封裝和組織,一定程度加大了驗(yàn)證平臺(tái)搭建難度。為了彌補(bǔ)驗(yàn)證技術(shù)上在功能建模和激勵(lì)自動(dòng)生成上的缺陷,從不同角度去探究新的驗(yàn)證方法,課題組開展了相應(yīng)的研究工作。除了通用的南北橋結(jié)構(gòu)外，目前芯片組正向更的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。

研究工作和技術(shù)進(jìn)步主要包括以下幾點(diǎn):1、基于集成電路功能特點(diǎn)以及對功能規(guī)范的分析,針對集成電路功能驗(yàn)證需求,課題組共同創(chuàng)建了基于功能規(guī)范的功能模型F-M；主要的工具有：LEDALEDA是可編程的語法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。針對該功能模型,開發(fā)出一套功能模型描述語言,并定義相應(yīng)語法規(guī)則,用以描述數(shù)字系統(tǒng)、IP核等模塊的功能行為。2、利用語言C/C 編寫出解析編譯器P-C,對上述功能模型語言進(jìn)行解析,自動(dòng)生成激勵(lì)生成器和斷言檢測器,構(gòu)建出SystemVerilog驗(yàn)證平臺(tái),自動(dòng)產(chǎn)生測試激勵(lì)。

數(shù)字IC自動(dòng)測試設(shè)備

集成電路(Integrated Circuit,IC)測試是集成電路產(chǎn)業(yè)的一個(gè)重要組成部分,它貫穿IC設(shè)計(jì)、制造、封裝、應(yīng)用的全過程。集成電路晶圓(Wafer Test)測試是集成電路測試的一種重要方法,是保證集成電路性能、質(zhì)量的關(guān)鍵環(huán)節(jié)之一,是發(fā)展集成電路產(chǎn)業(yè)的一門支撐技術(shù)。而IC自動(dòng)測試設(shè)備(Automatic Test Equipment,ATE)是實(shí)現(xiàn)晶圓測試必不可少的工具。 首先介紹數(shù)字IC自動(dòng)測試設(shè)備的硬件系統(tǒng)設(shè)計(jì)架構(gòu),分析了板級(jí)子系統(tǒng)的硬件結(jié)構(gòu)及功能。現(xiàn)將目前較為流行的測試方法加以簡單歸類和闡述，力求達(dá)到拋磚引玉的作用。

重點(diǎn)討論了數(shù)字IC自動(dòng)測試設(shè)備中兩種關(guān)鍵的測試技術(shù):邏輯功能測試和直流參數(shù)測量,在系統(tǒng)分析其工作原理和測試方法的基礎(chǔ)上,設(shè)計(jì)了硬件電路,并通過實(shí)驗(yàn)平臺(tái)分別驗(yàn)證了電路的測試功能。 在IC自動(dòng)測試設(shè)備中,實(shí)現(xiàn)直流參數(shù)測量的模塊稱為參數(shù)測量單元(Parametric Measurement Unit,PMU)。PMU的測量方法有兩種,加壓測流和加流測壓。為了驗(yàn)證所設(shè)計(jì)的直流參數(shù)測試單元硬件電路,在的第四章介紹了一種構(gòu)建簡單自動(dòng)測試系統(tǒng)的驗(yàn)證方法。DFTCompiler可以使設(shè)計(jì)者在設(shè)計(jì)流程的前期，很快而且方便的實(shí)現(xiàn)高質(zhì)量的測試分析，確保時(shí)序要求和測試覆蓋率要求同時(shí)得到滿足。

針對一種DC-DC開關(guān)電源轉(zhuǎn)換芯片,首先詳細(xì)分析了該芯片各項(xiàng)參數(shù)的測試原理,設(shè)計(jì)了以MCU作為控制核心、集成2個(gè)PMU和其他一些硬件電路的簡單測試板;然后根據(jù)芯片的測試要求設(shè)計(jì)了流程控制程序;后,通過實(shí)驗(yàn)驗(yàn)證了測試板的PMU能夠滿足參數(shù)測量精度要求。 的后部分,詳細(xì)列出了直流參數(shù)測量單元驗(yàn)證板對19片WAFER的測試統(tǒng)計(jì)數(shù)據(jù)。實(shí)驗(yàn)表明,PMU模塊的電壓測試精度為0.5%以內(nèi),微安級(jí)電流的測試精度為5%以內(nèi),自動(dòng)測試過程中沒有出現(xiàn)故障。驗(yàn)證了PMU模塊能夠滿足數(shù)字IC自動(dòng)測試設(shè)備的直流參數(shù)測試要求。接著是察看有哪些協(xié)議要符合，像無線網(wǎng)卡的芯片就需要符合IEEE802。