數(shù)IC設(shè)計(jì)產(chǎn)品類型？

對(duì)于當(dāng)今所有的IC設(shè)計(jì)，DC Ultra 是可以利用的的綜合平臺(tái)。它擴(kuò)展了DC Expert的功能，包括許多的綜合優(yōu)化算法，讓關(guān)鍵路徑的分析和優(yōu)化在的時(shí)間內(nèi)完成。需求層面：模擬類產(chǎn)品下游汽車、工業(yè)用途要求以可靠性、安全行為主，偏好性能成熟穩(wěn)定類產(chǎn)品的同時(shí)資格認(rèn)可相對(duì)較為嚴(yán)格，一般不低于一年半。在其中集成的Module Compiler數(shù)據(jù)通路綜合技術(shù)， DC Ultra利用同樣的VHDL/Verilog流程，能夠創(chuàng)造處又快又小的電路。

DFT Compiler

DFT Compiler提供獨(dú)創(chuàng)的“一遍測(cè)試綜合”技術(shù)和方案。它和Design Compiler 、Physical Compiler系列產(chǎn)品集成在一起的，包含功能強(qiáng)大的掃描式可測(cè)性設(shè)計(jì)分析、綜合和驗(yàn)證技術(shù)。隨著三星以及臺(tái)積電在近期將完成14奈米、16奈米FinFET的量產(chǎn)，兩者都想爭(zhēng)奪Apple下一代的iPhone芯片代工，我們將看到相當(dāng)精彩的商業(yè)競(jìng)爭(zhēng)，同時(shí)也將獲得更加省電、輕薄的手機(jī)，要感謝摩爾定律所帶來的好處呢。DFT Compiler可以使設(shè)計(jì)者在設(shè)計(jì)流程的前期，很快而且方便的實(shí)現(xiàn)高質(zhì)量的測(cè)試分析，確保時(shí)序要求和測(cè)試覆蓋率要求同時(shí)得到滿足。DFT Compiler同時(shí)支持RTL級(jí)、門級(jí)的掃描測(cè)試設(shè)計(jì)規(guī)則的檢查，以及給予約束的掃描鏈插入和優(yōu)化，同時(shí)進(jìn)行失效覆蓋的分析。

Power Compiler

Power Compiler?提供簡(jiǎn)便的功耗優(yōu)化能力，能夠自動(dòng)將設(shè)計(jì)的功耗化，提供綜合前的功耗預(yù)估能力，讓設(shè)計(jì)者可以更好的規(guī)劃功耗分布，在短時(shí)間內(nèi)完成低功耗設(shè)計(jì)。Power Compiler嵌入Design Compiler/Physical Compiler之上，是業(yè)界可以同時(shí)優(yōu)化時(shí)序、功耗和面積的綜合工具。對(duì)Astro而言，在detailrouting之后，用starRCXT參數(shù)提取，生成的E。

FPGA Compiler II

FPGA Compiler II是一個(gè)專用于快速開發(fā)高品質(zhì)FPGA產(chǎn)品的邏輯綜合工具，可以根據(jù)設(shè)計(jì)者的約束條件，針對(duì)特定的FPGA結(jié)構(gòu)（物理結(jié)構(gòu)）在性能與面積方面對(duì)設(shè)計(jì)進(jìn)行優(yōu)化，自動(dòng)地完成電路的邏輯實(shí)現(xiàn)過程，從而大大降低了FPGA設(shè)計(jì)的復(fù)雜度。典型的IC產(chǎn)品的生命周期可以用一條浴缸曲線（BathtubCurve）來表示。

數(shù)字IC功能驗(yàn)證

集成電路規(guī)模的飛速增長(zhǎng),使得集成電路功能復(fù)雜度日益提升,一方面為信息技術(shù)產(chǎn)業(yè)帶來了生機(jī)和活力,另一方面也產(chǎn)生了許多問題和挑戰(zhàn)?？煽啃裕≧eliability）則是對(duì)產(chǎn)品耐久力的測(cè)量，它回答了一個(gè)產(chǎn)品生命周期有多長(zhǎng)，簡(jiǎn)單說，它能用多久的問題。集成電路的功能正確性是這些問題和挑戰(zhàn)中的首要考慮因素,必須引起我們足夠的重視。傳統(tǒng)的功能驗(yàn)證主要通過驗(yàn)證工程師手工編寫測(cè)試激勵(lì)來進(jìn)行,驗(yàn)證效率較為低下。

隨著技術(shù)的發(fā)展,OVM、UVM等先進(jìn)的驗(yàn)證方法被成功引入,擴(kuò)充了驗(yàn)證技術(shù)庫(kù)。但這些驗(yàn)證方法主要基于信號(hào)層級(jí)或事務(wù)層級(jí)來進(jìn)行,并沒有從更高層次的功能點(diǎn)角度去考慮驗(yàn)證問題。Foundry廠都有對(duì)金屬密度的規(guī)定，使其金屬密度不要低于一定的值，以防在芯片制造過程中的刻蝕階段對(duì)連線的金屬層過度刻蝕從而降低電路的性能。功能點(diǎn)的標(biāo)準(zhǔn)化概括、提取和層次分解仍然存在不足,而且測(cè)試激勵(lì)需要人為去進(jìn)行封裝和組織,一定程度加大了驗(yàn)證平臺(tái)搭建難度。為了彌補(bǔ)驗(yàn)證技術(shù)上在功能建模和激勵(lì)自動(dòng)生成上的缺陷,從不同角度去探究新的驗(yàn)證方法,課題組開展了相應(yīng)的研究工作。

研究工作和技術(shù)進(jìn)步主要包括以下幾點(diǎn):1、基于集成電路功能特點(diǎn)以及對(duì)功能規(guī)范的分析,針對(duì)集成電路功能驗(yàn)證需求,課題組共同創(chuàng)建了基于功能規(guī)范的功能模型F-M；針對(duì)該功能模型,開發(fā)出一套功能模型描述語言,并定義相應(yīng)語法規(guī)則,用以描述數(shù)字系統(tǒng)、IP核等模塊的功能行為。不管是在空氣流通的熱帶區(qū)域中，還是在潮濕的區(qū)域中運(yùn)輸，潮濕都是顯著增加電子工業(yè)開支的原因。2、利用語言C/C 編寫出解析編譯器P-C,對(duì)上述功能模型語言進(jìn)行解析,自動(dòng)生成激勵(lì)生成器和斷言檢測(cè)器,構(gòu)建出SystemVerilog驗(yàn)證平臺(tái),自動(dòng)產(chǎn)生測(cè)試激勵(lì)。

大功率模擬集成電路

隨著集成電路產(chǎn)業(yè)快速發(fā)展,集成電路的集成度越來越高,內(nèi)部結(jié)構(gòu)也越來越復(fù)雜,對(duì)于測(cè)試的要求也越來越高。集成電路測(cè)試技術(shù)作為保障集成電路性能、質(zhì)量的重要技術(shù)之一也得到了很快的發(fā)展。Filler指的是標(biāo)準(zhǔn)單元庫(kù)和I/OPad庫(kù)中定義的與邏輯無關(guān)的填充物，用來填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/OPad和I/OPad之間的間隙，它主要是把擴(kuò)散層連接起來，滿足DRC規(guī)則和設(shè)計(jì)需要。直流參數(shù)測(cè)試是集成電路測(cè)試技術(shù)的重要組成部分,能夠快速有效的檢測(cè)芯片的性能,受到集成電路測(cè)試行業(yè)的高度重視。實(shí)現(xiàn)了一種大功率直流參數(shù)測(cè)試的研制,可以實(shí)現(xiàn)高電壓、大電流的直流參數(shù)測(cè)試,具有很高的測(cè)試精度,而且具有一定的通用性。 

首先根據(jù)文獻(xiàn)資料分析本課題研究的背景以及意義,介紹了集成電路測(cè)試系統(tǒng)組成、分類以及國(guó)內(nèi)外的發(fā)展?fàn)顩r。但是這兩種方式都不可能長(zhǎng)時(shí)間發(fā)生，所以總的來說，芯片是會(huì)逐漸老化的。介紹了集成電路直流參數(shù)測(cè)試的基本原理與方法,在此基礎(chǔ)上分析了大功率模擬集成電路直流參數(shù)測(cè)試的設(shè)計(jì)需求,提出了設(shè)計(jì)需要實(shí)現(xiàn)的功能與設(shè)計(jì)指標(biāo),構(gòu)建了大功率模擬集成電路直流參數(shù)測(cè)試實(shí)現(xiàn)的原理方案;設(shè)計(jì)了接口控制模塊、邏輯控制模塊與精密測(cè)量單元,詳細(xì)分析了精密測(cè)量單元的工作原理,并搭建了具體的硬件電路;根據(jù)硬件所需要實(shí)現(xiàn)的測(cè)試功能,設(shè)計(jì)了測(cè)試底層驅(qū)動(dòng)函數(shù),提供給應(yīng)用軟件測(cè)試函數(shù)接口實(shí)現(xiàn)可編程測(cè)試,并對(duì)測(cè)試進(jìn)行了軟件校正;后文章給出了功能測(cè)試數(shù)據(jù)與報(bào)告,分析了集成運(yùn)算放大器的測(cè)試原理和方法,并給出了測(cè)試過程與測(cè)試數(shù)據(jù),表明測(cè)試性能達(dá)到了比較好的效果。設(shè)計(jì)的大功率模擬直流參數(shù)測(cè)試模塊,已經(jīng)被廣東某集成電路制造企業(yè)使用,使用效果表明測(cè)試模塊性能穩(wěn)定,通用性強(qiáng),成本低,特別適合國(guó)內(nèi)集成電路企業(yè)的應(yīng)用,具有比較高的實(shí)用價(jià)值。          

數(shù)字系統(tǒng)實(shí)時(shí)驗(yàn)證

在利用MP3C硬件平臺(tái)的基礎(chǔ)上搭建驗(yàn)證平臺(tái)來實(shí)現(xiàn)對(duì)數(shù)字系統(tǒng)的驗(yàn)證,根據(jù)該系統(tǒng)的特點(diǎn),完成了軟硬件驗(yàn)證平臺(tái)的構(gòu)建和軟件的配置。該驗(yàn)證系統(tǒng)主要是由APTIX MP3C系統(tǒng)、Spartan-IIE FPGA和相應(yīng)的EDA軟件等組成。布局規(guī)劃后，芯片的大小，Core的面積，Row的形式、電源及地線的Ring和Strip都確定下來了。 主要對(duì)驗(yàn)證的整體方案以及系統(tǒng)各個(gè)模塊的功能和實(shí)現(xiàn)進(jìn)行了深入的分析。介紹了IC設(shè)計(jì)的流程和IC驗(yàn)證的重要性;并對(duì)MP3C的FPCB和FPIC等模塊以及Spartan-IIE開發(fā)板的FPGA、I/O和接口等模塊的性能和使用方法進(jìn)行了詳細(xì)說明。

然后提出了以MP3C為核心的快速數(shù)字系統(tǒng)驗(yàn)證的硬件平臺(tái)實(shí)現(xiàn)方法,其中激勵(lì)產(chǎn)生和數(shù)據(jù)采集觀察是通過在一塊評(píng)估板中來實(shí)現(xiàn);在EXPLORER軟件中完成整個(gè)系統(tǒng)的搭建、FPGA的布局布線和FPCB的編譯。南橋芯片則提供對(duì)KBC(鍵盤控制器)、RTC(實(shí)時(shí)時(shí)鐘控制器)、USB(通用串行總線)、UltraDMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI(能源管理)等的支持。并且根據(jù)這一方法實(shí)現(xiàn)了對(duì)復(fù)雜數(shù)字系統(tǒng)FFT進(jìn)行驗(yàn)證,后得出了正確的結(jié)果,證明這一方法是切實(shí)有效的。此方法能縮短IC開發(fā)周期,提高IC驗(yàn)證的效率,對(duì)將來IC發(fā)展來說很具有實(shí)際意義。