數(shù)字集成電路設(shè)計(jì)操作？

C設(shè)計(jì)，掌握硬件描述語言和數(shù)字電路設(shè)計(jì)基礎(chǔ)知識(shí)固然是非常重要的，此外工具的使用也很重要。人和其它動(dòng)物的重要區(qū)別就是，人可以制造和使用工具。借助工具可以大大提高工作效率。

一、介紹

synopsys ic compiler (v2005.linux)是基于Galaxy設(shè)計(jì)平臺(tái)開發(fā)的產(chǎn)品。主要的工具有：

LEDA

LEDA是可編程的語法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。 LEDA預(yù)先將IEEE可綜合規(guī)范、可規(guī)范、可測性規(guī)范和設(shè)計(jì)服用規(guī)范集成，提高設(shè)計(jì)者分析代碼的能力

VCS

VCS是編譯型Verilog模擬器，它完全支持OVI標(biāo)準(zhǔn)的Verilog HDL語言、PLI和SDF。 VCS具有目前行業(yè)中的模擬性能，其出色的內(nèi)存管理能力足以支持千萬門級(jí)的ASIC設(shè)計(jì)，而其模擬精度也完全滿足深亞微米ASIC Sign-Off的要求。VCS結(jié)合了節(jié)拍式算法和事件驅(qū)動(dòng)算法，具有、大規(guī)模和的特點(diǎn)，適用于從行為級(jí)、RTL到Sign-Off等各個(gè)階段。在Intel以前所做的解釋中，可以知道藉由導(dǎo)入這個(gè)技術(shù)，能減少因物理現(xiàn)象所導(dǎo)致的漏電現(xiàn)象。VCS已經(jīng)將CoverMeter中所有的覆蓋率測試功能集成，并提供VeraLite、CycleC等智能驗(yàn)證方法。VCS和Scirocco也支持混合語言。VCS和Scirocco都集成了Virsim圖形用戶界面，它提供了對模擬結(jié)果的交互和后處理分析。

Scirocco

Scirocco是迄今為止的VHDL模擬器，并且是市場上為SoC驗(yàn)證度身定制的模擬工具。它與VCS一樣采用了革命性的模擬技術(shù)，即在同一個(gè)模擬器中把節(jié)拍式模擬技術(shù)與事件驅(qū)動(dòng)的模擬技術(shù)結(jié)合起來。除了通用的南北橋結(jié)構(gòu)外，目前芯片組正向更的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。Scirocco的高度優(yōu)化的VHDL編譯器能產(chǎn)生有效減少所需內(nèi)存，大大加快了驗(yàn)證的速度，并能夠在一臺(tái)工作站上模擬千萬門級(jí)電路。這一性能對要進(jìn)行整個(gè)系統(tǒng)驗(yàn)證的設(shè)計(jì)者來說非常重要。

數(shù)字IC驗(yàn)證綜合知識(shí)

接口的強(qiáng)大功能：一是簡化模塊之間的連接；二是實(shí)現(xiàn)類和模塊之間的通信?？梢哉f接口的功能固然強(qiáng)大，但是問題又來了：

首先，因?yàn)槭聞?wù)交易處理器中的方法采用了層次化應(yīng)用的方式去訪問對應(yīng)端口的信號(hào)，所以我們只能為兩個(gè)相同功能的接口分別編寫兩個(gè)幾乎一樣的事務(wù)交易處理器，為什么呢？因?yàn)椴捎玫氖菍哟位膽?yīng)用，假如設(shè)計(jì)中的某個(gè)引腳名字需要修改，我們只能修改驅(qū)動(dòng)這個(gè)端口的方法！如果必要在自動(dòng)放置標(biāo)準(zhǔn)單元和宏單元之后，你可以先做一次PNA(powernetworkanalysis）--IRdropandEM。這樣還是有點(diǎn)繁瑣，那么sv中有了虛接口的概念，事情就會(huì)變得更加簡單了！

到底是如何操作的呢？

虛接口和對應(yīng)的通用方法可以把設(shè)計(jì)和驗(yàn)證平臺(tái)分隔開來，保證其不受設(shè)計(jì)改動(dòng)的影響。當(dāng)我們對一個(gè)設(shè)計(jì)的引腳名字進(jìn)行改動(dòng)的時(shí)候，我們無須改動(dòng)驅(qū)動(dòng)這個(gè)接口的方法，而是只需要在例化該事務(wù)交易處理器的時(shí)候，給虛接口綁定對應(yīng)連接的實(shí)體接口即可。NanoSim(Star-SIMXT)NanoSim集成了業(yè)界的電路技術(shù)，支持Verilog-A和對VCS器的接口，能夠進(jìn)行電路的工具，其中包括存儲(chǔ)器和混合信號(hào)的。以此來實(shí)現(xiàn)事務(wù)交易處理器的更大重用性。

虛接口的定義：

virtual interface_type variable;

虛接口可以定義為類的一個(gè)成員，可以通過構(gòu)造函數(shù)的參數(shù)或者過程進(jìn)行初始化。

虛接口應(yīng)用的具體步驟：

到此，我們就可以在事務(wù)交易處理器中，編寫針對該接口的通用方法（如request和wait_for_bus），只要針對虛接口進(jìn)行操作就可以，而該虛接口不針對特定的具體器件，只有在事務(wù)交易處理器的對象例化創(chuàng)建時(shí)，根據(jù)具體傳遞給他參數(shù)確定。

數(shù)字ic后端設(shè)計(jì)（三)

9. Dummy metal的增加。

　　Foundry廠都有對金屬密度的規(guī)定，使其金屬密度不要低于一定的值，以防在芯片制造過程中的刻蝕階段對連線的金屬層過度刻蝕從而降低電路的性能。加入Dummy metal是為了增加金屬的密度。

　　10. DRC和LVS。

　　DRC是對芯片版圖中的各層物理圖形進(jìn)行設(shè)計(jì)規(guī)則檢查(spacing ,width)，它也包括天線效應(yīng)的檢查，以確保芯片正常流片。2、架構(gòu)設(shè)計(jì)與算法設(shè)計(jì)根據(jù)客戶提出的規(guī)格要求，對一些功能進(jìn)行算法設(shè)計(jì)，拿出設(shè)計(jì)解決方案和具體實(shí)現(xiàn)架構(gòu)，劃分模塊功能。LVS主要是將版圖和電路網(wǎng)表進(jìn)行比較，來保證流片出來的版圖電路和實(shí)際需要的電路一致。DRC和LVS的檢查--EDA工具 Synopsy hercules/ mentor calibre/ CDN Dracula進(jìn)行的.Astro also include LVS/DRC check commands.

　　11. Tape out。

　　在所有檢查和驗(yàn)證都正確無誤的情況下把后的版圖GDSⅡ文件傳遞給Foundry廠進(jìn)行掩膜制造。

深圳瑞泰威科技有限公司是國內(nèi)IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅(qū)動(dòng)IC、存儲(chǔ)IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個(gè)型號(hào)。