數(shù)字ic后端設(shè)計(jì)（二)

4.時(shí)鐘樹(shù)生成(CTS Clock tree synthesis) 。

芯片中的時(shí)鐘網(wǎng)絡(luò)要驅(qū)動(dòng)電路中所有的時(shí)序單元，所以時(shí)鐘源端門(mén)單元帶載很多，其負(fù)載很大并且不平衡，需要插入緩沖器減小負(fù)載和平衡。時(shí)鐘網(wǎng)絡(luò)及其上的緩沖器構(gòu)成了時(shí)鐘樹(shù)。一般要反復(fù)幾次才可以做出一個(gè)比較理想的時(shí)鐘樹(shù)。---Clock skew.

5. STA 靜態(tài)時(shí)序分析和后。

時(shí)鐘樹(shù)插入后，每個(gè)單元的位置都確定下來(lái)了，工具可以提出GlobalRoute形式的連線寄生參數(shù)，此時(shí)對(duì)參數(shù)的提取就比較準(zhǔn)確了。SE把.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析。芯片組的識(shí)別也非常容易，以Intel440BX芯片組為例，它的北橋芯片是Intel82443BX芯片，通常在主板上靠近CPU插槽的位置，由于芯片的發(fā)熱量較高，在這塊芯片上裝有散熱片。確認(rèn)沒(méi)有時(shí)序違規(guī)后，將這來(lái)兩個(gè)文件傳遞給前端人員做后。對(duì)Astro 而言，在detail routing 之后，

用starRC XT 參數(shù)提取，生成的E.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析，那將會(huì)更準(zhǔn)確。

6. ECO(Engineering Change Order)。

針對(duì)靜態(tài)時(shí)序分析和后中出現(xiàn)的問(wèn)題，對(duì)電路和單元布局進(jìn)行小范圍的改動(dòng).

7. Filler的插入(pad fliier, cell filler)。

Filler指的是標(biāo)準(zhǔn)單元庫(kù)和I/O Pad庫(kù)中定義的與邏輯無(wú)關(guān)的填充物，用來(lái)填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/O Pad和I/O Pad之間的間隙，它主要是把擴(kuò)散層連接起來(lái)，滿足DRC規(guī)則和設(shè)計(jì)需要。

8. 布線(Routing)。

Global route-- Track assign --Detail routing--Routing optimization布線是指在滿足工藝規(guī)則和布線層數(shù)限制、線寬、線間距限制和各線網(wǎng)可靠絕緣的電性能約束的條件下，根據(jù)電路的連接關(guān)系將各單元和I/OPad用互連線連接起來(lái)，這些是在時(shí)序驅(qū)動(dòng)(Timing driven )的條件下進(jìn)行的，保證關(guān)鍵時(shí)序路徑上的連線長(zhǎng)度能夠?，F(xiàn)將目前較為流行的測(cè)試方法加以簡(jiǎn)單歸類(lèi)和闡述，力求達(dá)到拋磚引玉的作用。--Timing report clear

數(shù)字IC應(yīng)用驗(yàn)證方真技術(shù)研究

應(yīng)用驗(yàn)證是指導(dǎo)IC元器件在系統(tǒng)中的可靠應(yīng)用的關(guān)鍵,重點(diǎn)要關(guān)注應(yīng)用系統(tǒng)對(duì)器件接口信號(hào)的影響,因此無(wú)論是采用純軟件還是軟硬件協(xié)同的方式進(jìn)行應(yīng)用驗(yàn)證都需要先完成應(yīng)用系統(tǒng)的PCB工作。本文提出的應(yīng)用驗(yàn)證技術(shù)方案以基IBIS模型在多個(gè)平臺(tái)進(jìn)行PCB SI(Signal Integrity)的方式提取出所需的數(shù)據(jù),實(shí)現(xiàn)對(duì)系統(tǒng)應(yīng)用環(huán)境的模擬;在此基礎(chǔ)上通過(guò)軟件和軟硬件協(xié)同兩種方法來(lái)實(shí)現(xiàn)數(shù)字IC器件的應(yīng)用驗(yàn)證。某些射頻IC在電路板的布局也必須考慮在內(nèi)，而這些是數(shù)字IC設(shè)計(jì)所不用考慮的。為保證應(yīng)用驗(yàn)證的順利進(jìn)行,對(duì)方案中涉及到的IBIS建模、PCB SI和S參數(shù)的提取及等技術(shù)進(jìn)行了研究。

提出的應(yīng)用驗(yàn)證技術(shù)方案的指導(dǎo)下,以SRAM的應(yīng)用驗(yàn)證為例進(jìn)行了相關(guān)的技術(shù)探索。首先對(duì)IBIS模型建模技術(shù)進(jìn)行了深入研究,并完成了SRAM以及80C32等相關(guān)IC器件的IBIS模型建模工作;接著基于IBIS模型進(jìn)行PCB SI,模擬了SRAM的板級(jí)應(yīng)用環(huán)境并提取了應(yīng)用驗(yàn)證所需的數(shù)據(jù);后分別對(duì)適用于SRAM的軟件平臺(tái)和軟硬件協(xié)同平臺(tái)進(jìn)行了相關(guān)設(shè)計(jì),并完成了SRAM的應(yīng)用驗(yàn)證。gcf約束文件以及定義電源Pad的DEF（DesignExchangeFormat）文件。通過(guò)對(duì)SRAM的應(yīng)用驗(yàn)證,證明了本文所提出的應(yīng)用驗(yàn)證技術(shù)方案的可行性。

數(shù)字系統(tǒng)實(shí)時(shí)驗(yàn)證

在利用MP3C硬件平臺(tái)的基礎(chǔ)上搭建驗(yàn)證平臺(tái)來(lái)實(shí)現(xiàn)對(duì)數(shù)字系統(tǒng)的驗(yàn)證,根據(jù)該系統(tǒng)的特點(diǎn),完成了軟硬件驗(yàn)證平臺(tái)的構(gòu)建和軟件的配置。該驗(yàn)證系統(tǒng)主要是由APTIX MP3C系統(tǒng)、Spartan-IIE FPGA和相應(yīng)的EDA軟件等組成。 主要對(duì)驗(yàn)證的整體方案以及系統(tǒng)各個(gè)模塊的功能和實(shí)現(xiàn)進(jìn)行了深入的分析。uRegion(III)被稱(chēng)為磨耗期（Wear-Outperiod）在這個(gè)階段failurerate會(huì)快速升高，失效的原因就是產(chǎn)品的長(zhǎng)期使用所造成的老化等。介紹了IC設(shè)計(jì)的流程和IC驗(yàn)證的重要性;并對(duì)MP3C的FPCB和FPIC等模塊以及Spartan-IIE開(kāi)發(fā)板的FPGA、I/O和接口等模塊的性能和使用方法進(jìn)行了詳細(xì)說(shuō)明。

然后提出了以MP3C為核心的快速數(shù)字系統(tǒng)驗(yàn)證的硬件平臺(tái)實(shí)現(xiàn)方法,其中激勵(lì)產(chǎn)生和數(shù)據(jù)采集觀察是通過(guò)在一塊評(píng)估板中來(lái)實(shí)現(xiàn);在EXPLORER軟件中完成整個(gè)系統(tǒng)的搭建、FPGA的布局布線和FPCB的編譯。并且根據(jù)這一方法實(shí)現(xiàn)了對(duì)復(fù)雜數(shù)字系統(tǒng)FFT進(jìn)行驗(yàn)證,后得出了正確的結(jié)果,證明這一方法是切實(shí)有效的。對(duì)于當(dāng)今所有的IC設(shè)計(jì)，DCUltra是可以利用的的綜合平臺(tái)。此方法能縮短IC開(kāi)發(fā)周期,提高IC驗(yàn)證的效率,對(duì)將來(lái)IC發(fā)展來(lái)說(shuō)很具有實(shí)際意義。