LEB前沿消隱時間設短了，比尖峰脈沖的時間還短，那就沒有效果了還是會誤判；如果設長了，真正的過流來了起不到保護的作用。 Rcs與Ccs的RC值不可超過1NS的Delay，否則輸出短路時，Vds會比滿載時還高，超過MOSFET耐壓就可能造成炸機。 經(jīng)驗值1nS的Delay約等于1K對100PF，也等于100R對102PF 16.畫小板時，在小板引腳的90度拐角處增加一個圓形鉆孔。理由：方便組裝 如圖： 實物如圖： 實際組裝如圖： 這樣做可以使小板與PCB大板之間緊密貼合，不會有浮高現(xiàn)象 17.電路設計，肖特基的散熱片可以接到輸出正極線路，這樣鐵封的肖特基就不用絕緣墊和絕緣粒 18.電路調(diào)試，15W以上功率的RCD吸收不要用1N4007，因為1N4007速度慢300uS，壓降也大1.3V，老化過程中溫度很高，容易失效造成炸機 19.電路調(diào)試，輸出濾波電容的耐壓致少需符合1.2倍余量，避勉量產(chǎn)有損壞現(xiàn)象。


圖一b（230Vac） 圖一b可以看到，輸入電壓在230Vac測試時，65M和83M位置有點頂線（紅色線）圖一b-1（230Vac） 原邊吸收電容由471P加大到102P，65M位置壓下來一點，后面還是有點高，如圖一b-1所示； 圖一b-2（230Vac） 變壓器屏蔽改成線屏蔽（0.2*1*30Ts）,后面完全衰減，如圖一b-2； 圖一b-3（115Vac） 115Vac輸入測試，后面150M又超了，發(fā)克！高壓好了低壓又不行，惱火??！看來這招不行； 圖一b-4（115Vac） 變壓器屏蔽還是換成銅箔屏蔽（圈數(shù)由0.9Ts改成1.3Ts），效果不錯，如圖一b-4所示。 圖一b-5（230Vac） 115Vac輸入測試，測試通過。結(jié)論：一：變壓器出線需做到不交叉；二：Y電容回路走線越短越好先經(jīng)過變壓器地再回到大電容地，不與其它信號線交叉；


如反激一次側(cè)的高壓MOS的D、S之間距離，依據(jù)公式500V對應0.85mm，DS電壓在700V以下是0.9mm，考慮到污染和潮濕，一般取1.2mm 54.如果TO220封裝的MOS的D腳串了磁珠，需要考慮T腳增加安全距離。 之前碰到過炸機現(xiàn)象，增加安全距離后解決了，因為磁珠容易沾上殘留物 55.發(fā)一個驗證VCC的土方法，把產(chǎn)品放低溫環(huán)境（冰箱）幾分鐘，測試VCC波形電壓有沒有觸發(fā)到芯片欠壓保護點。 小公司設備沒那么全，有興趣的可以做個對比，看看VCC差異有多大關于VCC圈數(shù)的設計需要考慮很多因素 56.在變壓器底部PCB加通風孔，有利于散熱，小板也一樣，要考慮風路。