模塊電源工作環(huán)境。

所有功率轉(zhuǎn)換產(chǎn)品都會有一定的損耗轉(zhuǎn)變?yōu)楸旧淼臒崮埽棺陨戆l(fā)熱，并影響周圍環(huán)境升溫，引起數(shù)據(jù)干擾（熱敏傳感器件）和器件性能下降，甚至?xí)鸲搪菲鸹?，布局時一定要有充足氣流空間，或增加散熱面積來降低溫升，保證安全。

由于開關(guān)電源是采用開關(guān)技術(shù)來實現(xiàn)的，其自身的開關(guān)振蕩電路及內(nèi)部的磁性元件會對周圍的器件以傳導(dǎo)和輻射的方式產(chǎn)生電磁干擾和污染。電磁干擾（EMI）是指通過電磁輻射傳播和信號線、電源線傳導(dǎo)的電磁能量對環(huán)境所造成的污染。電磁干擾不能完全被消除，但可以采取一些方法使其降低到安全的等級達(dá)到電磁兼容的目的。電源模塊受限于體積小，很多模塊內(nèi)部不能加上防浪涌電路，所以需要在模塊的外部加上防浪涌電路。

一開始，大多數(shù)的交流／直流轉(zhuǎn)換器是線性電源供應(yīng)器，包括變壓器將市電轉(zhuǎn)換到較低的交流電壓、整流器將交流電壓轉(zhuǎn)換為脈沖直流電壓，再透過濾波器將脈沖直流電壓濾波成直流電壓，其殘余漣波很低，不會影響要供電的設(shè)備。

電源供應(yīng)器的大小及重量主要是受變壓器的影響，而變壓器也會隨輸出功率及市電頻率而不同。若其功率超過幾瓦，電源的體積太大，其重量也不是一般插頭可以負(fù)荷的，因此電源和插頭無法集成。這種的電源供應(yīng)器的輸出電壓會隨負(fù)載大小而變化，若是需要更穩(wěn)定的電壓，會加入線性穩(wěn)壓器。并且電源長時間工作在低輸入電壓情況下，電路的壽命也會出現(xiàn)極大的折損。變壓器及穩(wěn)壓器都有相當(dāng)?shù)膿p耗，因此效率不高，而且即使沒有驅(qū)動負(fù)載時，也會產(chǎn)生相當(dāng)?shù)臒帷?/span>

5G工業(yè)基a站應(yīng)用所產(chǎn)生的高功率密度，也對散熱提出了新的要求。并且EMI測試標(biāo)準(zhǔn)隨著頻率的提高也越來越嚴(yán)格，需要對PCB進(jìn)行多次的修改和調(diào)試。與此同時，由于5G基a站載板中使用了大量FPGA/ASIC芯片，因此針對FPGA/ASIC芯片的電源設(shè)計更為復(fù)雜，涉及的電源軌數(shù)較多，啟動/關(guān)閉時序嚴(yán)格，精度高，響應(yīng)速度快，低噪聲。確定開關(guān)頻率，選擇磁芯確定變壓器芯片的頻率可以通過外部的RC來設(shè)定，工作頻率就等于開關(guān)頻率，這個外設(shè)的功能有利于我們更好的設(shè)計開關(guān)電源，也可以采取外同步功能。

雖然，電源模塊順應(yīng)了工業(yè)4.0和5G基a站的需求，通過多個層面的已經(jīng)讓電源模塊大放異彩，但是在未來還有很多“上升”的空間。首先，芯片制造工藝將不斷改進(jìn)；限流點太低重載、容性負(fù)載時，如果限流點太低，流過MOSFET的電流被限制而不足，使得輸出不足。其次，模塊封裝技術(shù)將不斷取得迭代突破，以前是2D封裝，現(xiàn)在是3D封裝；以前是單層引線框架PCB設(shè)計，現(xiàn)在是多層設(shè)計，等等。第三，從磁性模組設(shè)計方面著手提高它的性能。

但市場需求強(qiáng)勁背后的主要受益者除TI、NXP、MPS、英飛凌、ADI等國際大廠外，還將是國內(nèi)冬麥電源等廠商，在電源模塊、數(shù)字電源等方面也要不斷加大研發(fā)力度。

DC供電的低EMI建議電路。

當(dāng)采用SA系列AC-DC電源模塊時，如遇到對模塊輸出紋波噪聲有較高要求或EMC要求嚴(yán)格的情況，應(yīng)對模塊進(jìn)行必要的濾波處理，以滿足不同環(huán)境的特殊要求，建議采用以下濾波電路作為參考：

圖表中各個元素的描述：

Rv：壓敏電阻。

L1、L2為差模電感，頻率約為1mH。

L3為共模電感，頻率約3-5mH。

4.L4為兩級共模電感，功率15兆赫；

5.C1、C4為X電容，可取2.2uF為安規(guī)電容。

C2,C3,C5,C6為Y電容，約100nF為高壓瓷片電容。

C7為一般電解電容，約100uF/1AA；

C8是高頻陶瓷電容，大約為1uF。

上述線路僅供參考，請根據(jù)實際情況調(diào)整！