IC產(chǎn)品的生命周期

典型的IC產(chǎn)品的生命周期可以用一條浴缸曲線（Bathtub Curve）來表示。Ⅰ Ⅱ ⅢRegion (I) 被稱為早夭期（Infancy period）

這個階段產(chǎn)品的 failure rate 快速下降，造成失效的原因在于IC設(shè)計和生產(chǎn)過程中的缺陷；Region (II) 被稱為使用期（Useful life period）在這個階段產(chǎn)品的failure rate保持穩(wěn)定，失效的原因往往是隨機的，比如溫度變化等等；解決了這三個問題，質(zhì)量和可靠性就有了保證，制造商才可以大量地將產(chǎn)品推向市場，客戶才可以放心地使用產(chǎn)品。u Region (III) 被稱為磨耗期（Wear-Out period）在這個階段failure rate 會快速升高，失效的原因就是產(chǎn)品的長期使用所造成的老化等。認(rèn)識了典型IC產(chǎn)品的生命周期，我們就可以看到，Reliability的問題就是要力圖將處于早夭期failure的產(chǎn)品去除并估算其良率，預(yù)計產(chǎn)品的使用期，并且找到failure的原因，尤其是在IC生產(chǎn)，封裝，存儲等方面出現(xiàn)的問題所造成的失效原因。下面就是一些 IC 產(chǎn)品可靠性等級測試項目（IC Product Level reliability testitems ）

一、使用壽命測試項目（Life test items）：EFR, OLT (HTOL), LTOL①EFR:早期失效等級測試（ Early fail Rate Test ）目的: 評估工藝的穩(wěn)定性，加速缺陷失效率，去除由于天生原因失效的產(chǎn)品。測試條件: 在特定時間內(nèi)動態(tài)提升溫度和電壓對產(chǎn)品進行測試失效機制：材料或工藝的缺陷，包括諸如氧化層缺陷，金屬刻鍍，離子玷污等由于生產(chǎn)造成的失效。1奈米，在10奈米的情況下，一條線只有不到100顆原子，在制作上相當(dāng)困難，而且只要有一個原子的缺陷，像是在制作過程中有原子掉出或是有雜質(zhì)，就會產(chǎn)生不的現(xiàn)象，影響產(chǎn)品的良率。

IC半導(dǎo)體的基礎(chǔ)知識(二)

本征半導(dǎo)體    完全純凈的、具有完整晶體結(jié)構(gòu)的半導(dǎo)體，稱為本征半導(dǎo)體。

硅或鍺是四價元素，其外層電子軌道上有四個價電子。在本征半導(dǎo)體的晶體結(jié)構(gòu)中，相鄰兩個原子的價電子相互共有，即每個原子的四個價電子既受自身原子核的束縛，又為相鄰的四個原子所共有；1、十進制十進制的每一位由0~9十個數(shù)碼表示，低位和相鄰高位之間的關(guān)系是“逢十進一”。每兩個相鄰原子之間都共有一對價電子。這種組合方式稱為共價鍵結(jié)構(gòu)，圖5-1為單晶硅共價鍵結(jié)構(gòu)的平面示意圖。

在共價鍵結(jié)構(gòu)中，每個原子的外層雖然具有八個電子而處于較為穩(wěn)定的狀態(tài)，但是共價鍵中的價電子并不像絕緣體中的電子被束縛得那樣緊，在室溫下，有數(shù)價電子由于熱運動能獲得足夠的能量而脫離共價鍵束縛成為自由電子。

當(dāng)一部分價電子掙脫共價鍵的束縛而成為自由電子后，共價鍵中就留下相應(yīng)的空位，這個空位被稱為空穴。原子因失去一個價電子而帶正電，也可以說空穴帶正電。在本征半導(dǎo)體中，電子與空穴總是成對出現(xiàn)的，它們被稱為電子空穴對。

 如果在本征半導(dǎo)體兩端加上外電場，半導(dǎo)體中將出現(xiàn)兩部分電流：一是自由電子將產(chǎn)生定向移動，形成電子電流；芯片中的時鐘網(wǎng)絡(luò)要驅(qū)動電路中所有的時序單元，所以時鐘源端門單元帶載很多，其負(fù)載很大并且不平衡，需要插入緩沖器減小負(fù)載和平衡。一是由于空穴的存在，價電子將按一定的方向依次填補空穴，亦即空穴也會產(chǎn)生定向移動，形成空穴電流。所以說，半導(dǎo)體中同時存在著兩種載流子(運載電荷的粒子為載流子)——電子和空穴，這是半導(dǎo)體導(dǎo)電的特殊性質(zhì)，也是半導(dǎo)體與金屬在導(dǎo)電機理上的本質(zhì)區(qū)別。

數(shù)字IC功能驗證

集成電路規(guī)模的飛速增長,使得集成電路功能復(fù)雜度日益提升,一方面為信息技術(shù)產(chǎn)業(yè)帶來了生機和活力,另一方面也產(chǎn)生了許多問題和挑戰(zhàn)。集成電路的功能正確性是這些問題和挑戰(zhàn)中的首要考慮因素,必須引起我們足夠的重視。傳統(tǒng)的功能驗證主要通過驗證工程師手工編寫測試激勵來進行,驗證效率較為低下。這樣還是有點繁瑣，那么sv中有了虛接口的概念，事情就會變得更加簡單了。

隨著技術(shù)的發(fā)展,OVM、UVM等先進的驗證方法被成功引入,擴充了驗證技術(shù)庫。但這些驗證方法主要基于信號層級或事務(wù)層級來進行,并沒有從更高層次的功能點角度去考慮驗證問題。功能點的標(biāo)準(zhǔn)化概括、提取和層次分解仍然存在不足,而且測試激勵需要人為去進行封裝和組織,一定程度加大了驗證平臺搭建難度。為了彌補驗證技術(shù)上在功能建模和激勵自動生成上的缺陷,從不同角度去探究新的驗證方法,課題組開展了相應(yīng)的研究工作。典型的IC產(chǎn)品的生命周期可以用一條浴缸曲線（BathtubCurve）來表示。

研究工作和技術(shù)進步主要包括以下幾點:1、基于集成電路功能特點以及對功能規(guī)范的分析,針對集成電路功能驗證需求,課題組共同創(chuàng)建了基于功能規(guī)范的功能模型F-M；當(dāng)我們對一個設(shè)計的引腳名字進行改動的時候，我們無須改動驅(qū)動這個接口的方法，而是只需要在例化該事務(wù)交易處理器的時候，給虛接口綁定對應(yīng)連接的實體接口即可。針對該功能模型,開發(fā)出一套功能模型描述語言,并定義相應(yīng)語法規(guī)則,用以描述數(shù)字系統(tǒng)、IP核等模塊的功能行為。2、利用語言C/C 編寫出解析編譯器P-C,對上述功能模型語言進行解析,自動生成激勵生成器和斷言檢測器,構(gòu)建出SystemVerilog驗證平臺,自動產(chǎn)生測試激勵。