設(shè)計PCB電路板的10個簡單步驟

如何分十步設(shè)計PCB電路板

在設(shè)計電路板時，有時似乎似乎完成設(shè)計將是漫長而艱巨的旅程。無論是微處理銅和焊料的基礎(chǔ)知識，還是試圖確保電路板印刷完成，或者遇到更具體的設(shè)計問題，例如通孔技術(shù)或帶有通孔，焊盤和任意數(shù)量的布局的設(shè)計信號完整性問題，則需要確保您擁有正確的設(shè)計軟件。

如果您已經(jīng)這樣做數(shù)十年了，就不需要我告訴您了解設(shè)計軟件對正確設(shè)計PCB線路板的價值。如果沒有從原理圖捕獲到布局的準確而可靠的集成，為布線和銅線布置走線或管理焊料所需的層會變得困難。

PCB布局布線

先解釋一下前面的術(shù)語。p1ost-command，例如我們要拷貝一個object（元件），我們要先選中這個object，然后按ctrl C，然后按ctrl V（copy命令發(fā)生在選中object之后）。

這種操作windows和protel都采用的這種方式。但是concept就是另外一種方式，我們叫做pre-command。同樣我們要拷貝一個東西，先按ctrl C，然后再選中object，再在外面單擊（copy命令發(fā)生在選中object之前）。

高速電路設(shè)計面臨的問題

電磁兼容性

國家標準GB/T 4365—1995《電磁兼容術(shù)語》對電磁兼容定義為：“設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對該環(huán)境中的任何事物構(gòu)成不能承受的電磁騷擾的能力”。它包括兩方面的含義：

● 設(shè)備、分系統(tǒng)或系統(tǒng)不應產(chǎn)生超過標準或規(guī)范規(guī)定的電磁騷擾發(fā)射限值，電磁騷擾發(fā)射是從騷擾源向外發(fā)出電磁能量的現(xiàn)象，它是引起電磁干擾的原因。

● 設(shè)備、分系統(tǒng)或系統(tǒng)應滿足標準或規(guī)范規(guī)定的電磁敏感性限值或抗擾度限值的要求，電磁敏感性是指存在電磁騷擾的情況下，設(shè)備、分系統(tǒng)或系統(tǒng)不能避免性能降低的能力，抗擾度是指設(shè)備、分系統(tǒng)或系統(tǒng)面臨電磁騷擾不降低運行性能的能力。

一般電子系統(tǒng)的電磁兼容設(shè)計，依據(jù)其設(shè)計的重要性可以分為3個層次：器件及PCB一級的設(shè)計、接地系統(tǒng)的設(shè)計及屏蔽系統(tǒng)設(shè)計和濾波設(shè)計。

僅僅觀察下面的一些內(nèi)容，就可以了解電磁兼容對于PCB的重要性：

● 時鐘產(chǎn)生電路，塑料封裝內(nèi)部元件的輻射，不正確的布線，太大尺寸的走線，不良的阻抗控制都可能成為電磁輻射源。

● PCB上的元件可能是射頻能量的接1收器，它們很容易從“I/O”電纜接收有害的輻射1干擾，并將這個有害能量傳送到容易受損的電路和設(shè)備中。

高速PCB一直是PCB行業(yè)寵兒，是電子電路設(shè)計和制造研究的熱點，高速PCB在5G時代將會得到更多的發(fā)展機遇，密度更高、運行速度更快、信號完整性直接決定高速PCB電氣性能、可靠性及其穩(wěn)定性。基于信號完整性分析高速PCB設(shè)計中遇到的信號失真問題，利用相關(guān)理論找到傳輸線阻抗設(shè)計和制造的解決方案。對地層銅橋、外層阻抗線和導通孔阻抗進行優(yōu)化設(shè)計，將設(shè)計與制造聯(lián)系在一起可以讓設(shè)計者和廠家更好地運用信號完整性分析解決高速PCB的實際問題。