初學(xué)者的十大PCB布線技巧

有一句老話：PCB設(shè)計(jì)是90％的布局和10％的布線。 今天仍然是這樣，組件的放置將決定布線將花費(fèi)多少時間，但這并不意味著布線PCB不再那么重要。 這只是您在每項(xiàng)活動上花費(fèi)多少時間的問題。

如果這是您初次進(jìn)行PCB布局，那么看到混亂的模樣可能有點(diǎn)嚇人。 使用這十大PCB布線技巧以及我們的十大元器件放置技巧，可以使您的初次PCB布局成功。

貼士4 –在跡線之間留出足夠的空間

請務(wù)必在PCB布局的所有走線和焊盤之間留出足夠的空間。為什么？如果將所有物品捆扎得太緊，則在制造電路板時會冒短路的危險(xiǎn)，并且會無意間連接走線。

請記住，PCB制造工藝并非100％精1確，因此您始終需要在組件焊盤和走線之間留出一些余地以保持安全。作為Zui低要求，我們建議在板上所有相鄰的焊盤和走線之間始終留有0.007英寸至0.010英寸的間隙。

PCB設(shè)計(jì)三部分

原理圖、PCB、物料清單（BOM）表

原理圖設(shè)計(jì)，其實(shí)就是將前面的思路轉(zhuǎn)化為電路原理圖，它很像我們教科書上的電路圖。pcb涉及到實(shí)際的電路板，它根據(jù)原理圖轉(zhuǎn)化而來的網(wǎng)表（網(wǎng)表是溝通原理圖和pcb之間的橋梁），而將具體的元器件的封裝放置在電路板上，然后根據(jù)飛線連接其電信號。完成了pcb布局布線后，要用到哪些元器件應(yīng)該有所歸納，所以我們將用到BOM表。

高速信號PCB設(shè)計(jì)流程

當(dāng)前的電子產(chǎn)品設(shè)計(jì)，需要更加關(guān)注高速信號的設(shè)計(jì)與實(shí)現(xiàn)，PCB設(shè)計(jì)是高速信號得以保證信號質(zhì)量并實(shí)現(xiàn)系統(tǒng)功能的關(guān)鍵設(shè)計(jì)環(huán)節(jié)。

傳統(tǒng)的PCB設(shè)計(jì)方式不關(guān)注PCB設(shè)計(jì)規(guī)則的前期仿1真分析與制定，從原理圖到PCB的設(shè)計(jì)實(shí)現(xiàn)沒有高速信號規(guī)則約束，這樣的傳統(tǒng)設(shè)計(jì)方式在當(dāng)前的高速信號產(chǎn)品研發(fā)體系中已經(jīng)不可行，造成的后果一般是多次無效投板加工、不斷測試優(yōu)化與返工設(shè)計(jì)，造成研發(fā)周期變長、研發(fā)成本居高不下。

目前的高速信號PCB設(shè)計(jì)流程為：

① 高速信號前仿1真分析

根據(jù)硬件電路模塊劃分與結(jié)構(gòu)初步布局，仿1真評估關(guān)鍵高速信號質(zhì)量是否過關(guān)，如果不過關(guān)則需要修改硬件模塊架構(gòu)甚至系統(tǒng)架構(gòu)；仿1真信號質(zhì)量通過的情況下，給出電路板大體模塊布局方案及高速信號拓?fù)浣Y(jié)構(gòu)與設(shè)計(jì)規(guī)則

② 電路板布局設(shè)計(jì)

③ 電路板布線設(shè)計(jì)

根據(jù)電路板實(shí)際布線的情況，如果與前仿1真制定的設(shè)計(jì)規(guī)則有出入，則需要再次仿1真分析高速信號質(zhì)量是否滿足要求，例如：電路板線路布線密度過高、實(shí)際設(shè)計(jì)的線寬比前仿1真設(shè)計(jì)規(guī)則要小、可能造成高速信號線路損耗過大、接收端信號幅度不滿足芯片輸入要求而導(dǎo)致電路板功能無法實(shí)現(xiàn)。