PCB設(shè)計–電路板布局中的常見錯誤

4 –電源走線的寬度不足

如果PCB走線大約流過約500mA，那么走線所允許的Zui小寬度可能就不夠了。

所需的走線寬度取決于幾件事，包括走線是在內(nèi)部還是外部，以及走線的厚度（或銅的重量）。

對于相同的厚度，在相同的寬度下，外層可以比內(nèi)部走線承載更多的電流，因為外部走線具有更好的氣流，從而可以更好地散熱。

厚度取決于該層使用了多少銅。大多數(shù)PCB制造商都允許您從0.5 oz / sq.ft到約2.5 oz / sq.ft的各種銅重量中進行選擇。如果需要，您可以將銅的重量轉(zhuǎn)換為厚度測量值，例如密耳。

在計算PCB走線的電流承載能力時，必須確定該走線的允許溫升。

通常，升高10℃是一個安全的選擇，但是如果您需要減小走線寬度，則可以使用20℃或更高的允許溫度升高。

5 –盲孔/埋孔不可制造

典型的通孔穿過電路板的所有層。 這意味著即使您只想將跡線從一層連接到第二層，所有其他層也將具有此過孔。

由于過孔甚至不使用過孔，也會減少層上的布線空間，因此可能會增加電路板的尺寸。

盲孔將外部層連接到內(nèi)部層，而埋孔將兩個內(nèi)部層連接。 但是，它們在可用于連接的層上有嚴格的限制。

使用實際上無法制造的盲孔/埋孔非常容易。 我見過PCB設(shè)計中有很多盲孔/埋孔，大多數(shù)都無法制造。

要了解它們的局限性，您必須了解如何堆疊各層來制作電路板。

設(shè)計PCB線路板的10個簡單步驟

步驟2：創(chuàng)建空白PCB布局

創(chuàng)建原理圖后，需要使用PCB設(shè)計軟件中的原理圖捕獲工具來開始創(chuàng)建PCB布局。 在此之前，您需要創(chuàng)建一個空白的PCB文檔。 創(chuàng)建電路板需要生成一個PcbDoc文件。 可以從設(shè)計軟件的主菜單輕松完成此操作，如下所示。

如果已經(jīng)確定了電路板的PCB形狀，尺寸和層堆疊，則可以立即進行設(shè)置。 如果您現(xiàn)在不想執(zhí)行這些任務(wù)，請不要煩惱，您可以在以后更改電路板的形狀，尺寸和疊層（請參見下面的步驟4）。 通過編譯SchDoc，原理圖信息可用于PcbDoc。 編譯過程包括驗證設(shè)計并生成幾個項目文檔，以便您在轉(zhuǎn)移到PcbDoc之前檢查并更正設(shè)計，如下所示。 強烈建議您此時檢查并更新用于創(chuàng)建PcbDoc信息的項目選項。

高速PCB設(shè)計部分基礎(chǔ)常識

1、如何選擇板材？選擇PCB板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分。通常在設(shè)計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個GHz的頻率時的介質(zhì)損(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)（DK）和介質(zhì)損在所設(shè)計的頻率是否合用。2、如何避免信號干擾？避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。3、在高速PCB設(shè)計中，如何解決信號的完整性問題？信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

PCB設(shè)計的新趨勢

大型PCB板

在技術(shù)變得像今天一樣復(fù)雜和復(fù)雜之前，大型PCB組件主導(dǎo)了市場。PCB板制造完全致力于生產(chǎn)傳統(tǒng)尺寸的組件。如今，制造商發(fā)現(xiàn)，裝有沖頭的PCB板朝著小型化的相反方向發(fā)展。宏觀印刷電路板在當今很普遍，并且用于汽車和航空航天生產(chǎn)以及太陽能電池板和照明的建筑。

大型PCB板配置比標準板單元厚，并且可以通過寬闊的跡線識別。較大的PCB具有高功率，可承受較長時間的高壓。開發(fā)這些PCB板的目的是使它們堅固耐用。