組件封裝式PQFP（Plastic Quad Flat Package塑料四方扁平包裝）這種封裝的芯片引腳之間的距離很小，管腳很細，一般大規(guī)模或超大集成電路都采用這種封裝形式，其引腳一般在100個以上。晶圓VS封裝測試競爭格局對比：20多年前開發(fā)了一款嵌入式CIS到現(xiàn)在，CIS行業(yè)沒有真正新進入的玩家，只有現(xiàn)在市場上主要的兩款，其他的小公司都是從這3家公司里面跳槽或者挖團隊建立起來的。用這種形式封裝的芯片必須采用SMD（表面安裝設備技術）將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設計好的響應管腳的焊點。將芯片各腳對準相應的焊點，即可實現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用工具很難拆卸下來。

是指對通過測試的晶圓進行背面減薄、劃片、裝片、鍵合、塑封、電鍍、切筋成型等一系列加工工序而得到獨立的具有完整功能的集成電路的過程。封裝測試時在進行后段工藝（EOL），對獨立的晶片用塑料外殼加以封裝保護、塑封，以及后固化、切筋和成型、電鍍以及打印等工藝。封裝 的目的是保護芯片免受物理、化學等環(huán)境因素造成的損傷，增強芯片的散熱性能， 以及便于將芯片端口聯(lián)接到部件級（系統(tǒng)級）的印制電路板（PCB）、玻璃基板 等，以實現(xiàn)電氣連接，確保電路正常工作。

當電子產(chǎn)品尺寸不斷縮小時，其內(nèi)部使用的半導體器件也必須變小，更小的半導體器件使得電子產(chǎn)品能夠更小、更輕、更便攜，相同尺寸包含的功能更多。電信和基礎設施是封裝測試市場收入增長快的部分（約13%），其市場份額將從2019年的10%提高到2025年的14%。SOT封裝既大大降低了高度，又顯著減小了PCB占用空間。封裝完成后進行成品測試，通常經(jīng)過入檢、測試和包裝等工序，后入庫出貨。典型的封裝工藝流程為：劃片 裝片 鍵合 塑封 去飛邊 電鍍 打印 切筋和成型 外觀檢查 成品測試 包裝出貨。20世紀80年代初發(fā)源于美國，為解決單一芯片封裝集成度低和功能不夠完善的問題，把多個高集成度、、高可靠性的芯片，在高密度多層互聯(lián)基板上組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn)多芯片模塊系統(tǒng)。