模塊電源輸出噪聲過大怎么處理

針對電源模輸出參數(shù)異?！敵黾y波噪聲過大。眾所周知，噪聲是衡量電源模塊優(yōu)劣的一大關(guān)鍵指標(biāo)，在應(yīng)用電路中，模塊的設(shè)計布局等也會影響輸出噪聲，那么輸出紋波噪聲過大通常是那些原因造成的呢？

電源模塊與主電路噪聲敏感元件距離過近；

主電路噪聲敏感元件的電源輸入端處未接去耦電容；

多路系統(tǒng)中各單路輸出的電源模塊之間產(chǎn)生差頻干擾；

地線處理不合理。

并聯(lián)和冗余不是一回事。當(dāng)你有兩個相同的模塊，并且單個模塊的功率不足時，很自然地會考慮并聯(lián)使用來滿足功率需求。然而，采用普通模塊電源并聯(lián)提高功率的方法存在很大的隱患，輸出電壓高的模塊需要提供過大的電流而導(dǎo)致模塊過功率。例如負載需要5W的功率，這超過了單個模塊的負載能力，因此，其中一個模塊可能過載。對于這種應(yīng)用，應(yīng)使用功率大于5W的單個模塊。假負載電阻損耗大部分的模塊電源產(chǎn)品都會在輸出端加一個假負載，用來保證模塊在空載或是很輕的負載情況下產(chǎn)品的穩(wěn)定性，這個假負載會帶來損耗。

電源為何需要浪涌防護電路

電源模塊是系統(tǒng)與外部接觸、接口的，外部傳來的浪涌都經(jīng)過電源模塊，所以需要浪涌防護電路。

由于電源模塊體積小，集成度高，內(nèi)部的控制芯片和晶體管等器件耐壓上限和電流下限都比較極限，一個浪涌電壓過來可能就使模塊損壞失效，導(dǎo)致整個系統(tǒng)的癱瘓，即使沒有立馬損壞，器件受到應(yīng)力沖擊，也會影響壽命和可靠性，所以為了保證電源模塊持續(xù)可靠的應(yīng)用，一般都需要加上浪涌防護電路。電源模塊受限于體積小，很多模塊內(nèi)部不能加上防浪涌電路，所以需要在模塊的外部加上防浪涌電路。與此同時，由于5G基a站載板中使用了大量FPGA/ASIC芯片，因此針對FPGA/ASIC芯片的電源設(shè)計更為復(fù)雜，涉及的電源軌數(shù)較多，啟動/關(guān)閉時序嚴(yán)格，精度高，響應(yīng)速度快，低噪聲。

5G工業(yè)基a站應(yīng)用所產(chǎn)生的高功率密度，也對散熱提出了新的要求。并且EMI測試標(biāo)準(zhǔn)隨著頻率的提高也越來越嚴(yán)格，需要對PCB進行多次的修改和調(diào)試。與此同時，由于5G基a站載板中使用了大量FPGA/ASIC芯片，因此針對FPGA/ASIC芯片的電源設(shè)計更為復(fù)雜，涉及的電源軌數(shù)較多，啟動/關(guān)閉時序嚴(yán)格，精度高，響應(yīng)速度快，低噪聲。開關(guān)電源有各種類型的電路，可以根據(jù)其不同特長而設(shè)計出能夠滿足不同應(yīng)用場合的電源。

雖然，電源模塊順應(yīng)了工業(yè)4.0和5G基a站的需求，通過多個層面的已經(jīng)讓電源模塊大放異彩，但是在未來還有很多“上升”的空間。首先，芯片制造工藝將不斷改進；其次，模塊封裝技術(shù)將不斷取得迭代突破，以前是2D封裝，現(xiàn)在是3D封裝；這種的電源供應(yīng)器的輸出電壓會隨負載大小而變化，若是需要更穩(wěn)定的電壓，會加入線性穩(wěn)壓器。以前是單層引線框架PCB設(shè)計，現(xiàn)在是多層設(shè)計，等等。第三，從磁性模組設(shè)計方面著手提高它的性能。

但市場需求強勁背后的主要受益者除TI、NXP、MPS、英飛凌、ADI等國際大廠外，還將是國內(nèi)冬麥電源等廠商，在電源模塊、數(shù)字電源等方面也要不斷加大研發(fā)力度。